一种板卡制造技术

本实用新型专利技术提供了一种板卡，涉及数据交换技术领域。板卡包括主芯片、低速端口、高速端口、逻辑时钟和电源模块，主芯片与低速端口、高速端口、逻辑时钟均电连接，电源模块与低速端口电连接；低速端口用于接收千兆数据；高速端口用于接收万兆数据；主芯片用于对万兆数据进行转换，得到万兆转换数据，还用于结合逻辑时钟对千兆数据进行处理，获得处理后的万兆数据；还用于对万兆数据进行包过滤处理，得到处理后的千兆数据；并将万兆转换数据、处理后的万兆数据和处理后的千兆数据发送至高速端口；电源模块用于通过低速端口向主芯片供电。本实用新型专利技术同时实现千兆以太网交换技术支持和万兆以太网交换技术支持的功能。

【技术实现步骤摘要】
一种板卡
本技术涉及数据交换
，具体而言，涉及一种板卡。
技术介绍
以太网交换板卡是一种网络交换板卡，当前该
主要是单一的千兆以太网交换技术支持，或单一的万兆以太网交换技术支持，对不同速率数据的兼容性并不高。
技术实现思路
本技术的目的在于提供一种板卡，以同时实现千兆以太网交换技术支持和万兆以太网交换技术支持的功能。本技术是这样实现的：一种板卡，包括主芯片、低速端口、高速端口、逻辑时钟和电源模块，所述主芯片与所述低速端口、所述高速端口、所述逻辑时钟均电连接，所述电源模块与所述低速端口电连接；所述低速端口用于接收千兆数据；所述高速端口用于接收万兆数据；所述主芯片用于对所述万兆数据进行转换，得到万兆转换数据，还用于结合所述逻辑时钟对所述千兆数据进行处理，获得处理后的万兆数据；还用于对所述万兆数据进行包过滤处理，得到处理后的千兆数据；并将所述万兆转换数据、所述处理后的万兆数据和所述处理后的千兆数据发送至所述高速端口；所述电源模块用于通过所述低速端口向所述主芯片供电。进一步地，所述主芯片包括PS部件和PL部件，所述PS部件与所述低速端口电连接，所述PL部件与所述高速端口电连接；所述PS部件用于通过所述低速端口接收所述千兆数据，并将所述千兆数据传输至所述PL部件；所述PL部件用于对所述千兆数据进行处理，获得万兆数据。进一步地，所述PL部件包括倍频锁相器，所述逻辑时钟与所述倍频锁相器电连接；所述PL部件通过所述倍频锁相器和所述逻辑时钟对所述千兆数据进行处理，获得所述处理后的万兆数据。进一步地，所述板卡还包括风扇，所述风扇与所述电源模块电连接；所述风扇用于在所述主芯片的温度高于预设值时工作。进一步地，所述板卡还包括多个1GB_PHY芯片，所述多个1GB_PHY芯片均与所述主芯片和所述低速端口电连接。进一步地，所述板卡还包括系统时钟，所述系统时钟与所述主芯片电连接。进一步地，所述板卡还包括复位电路，所述复位电路与所述主芯片和所述低速端口均电连接。进一步地，所述低速端口包括USB_PHY端口、CAN_PHY端口、IO接口和SPI_FLASH端口，所述USB_PHY端口、CAN_PHY端口、IO接口和SPI_FLASH端口均与所述主芯片电连接。进一步地，所述板卡还包括连接器，所述连接器与所述低速端口和所述电源模块均电连接。进一步地，所述板卡还包括存储器，所述存储器与所述主芯片电连接；所述存储器用于存储所述千兆数据、所述万兆数据和所述万兆转换数据。相对现有技术，本技术具有以下有益效果：本技术提供的一种板卡，包括主芯片、低速端口、高速端口、逻辑时钟和电源模块，主芯片与所速端口、高速端口、逻辑时钟均电连接，电源模块与低速端口电连接；低速端口用于接收千兆数据；高速端口用于接收万兆数据；主芯片用于对万兆数据进行转换，得到万兆转换数据，还用于结合逻辑时钟对千兆数据进行处理，获得处理后的万兆数据；还用于对万兆数据进行包过滤处理，得到处理后的千兆数据；并将万兆转换数据、处理后的万兆数据和处理后的千兆数据发送至高速端口；电源模块用于通过低速端口向主芯片供电。可见，通过低速端口和高速端口可以同时接收千兆数据和万兆数据，通过主芯片对千兆数据进行处理，获得处理后的万兆数据，进而同时实现了千兆以太网交换技术支持和万兆以太网交换技术支持的功能。为使本技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。图1示出了本技术所提供的一种板卡的结构示意图。图2示出了本技术所提供的另一种板卡的结构示意图。图3示出了本技术所提供的一种板卡的电路示意图。主要符号说明：1、板卡；10、主芯片；11、PS部件；12、PL部件；121、倍频锁相器；20、低速端口；21、USB_PHY端口；22、CAN_PHY端口；23、IO接口；24、SPI_FLASH端口；30、高速端口；40、逻辑时钟；50、电源模块；60、风扇；70、1GB_PHY芯片；80、系统时钟；90、复位电路；100、连接器；110、存储器；111、eMMC；112、第一DDR3L；113、第二DDR3L。具体实施方式下面将结合本技术实施例中附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。请参照图1，为本实施例提供的一种板卡1的可实施的结构示意图，该板卡1包括主芯片10、低速端口20、高速端口30、逻辑时钟40和电源模块50，主芯片10与低速端口20、高速端口30、逻辑时钟40均电连接，电源模块50与低速端口20电连接。在本实施例中，低速端口20用于接收千兆数据；高速端口30用于接收万兆数据；主芯片10用于对所述万兆数据进行转换，得到万兆转换数据，还用于结合逻辑时钟40对千兆数据进行处理，获得处理后的万兆数据；还用于对万兆数据进行包过滤处理，得到处理后的千兆数据；并将万兆转换数据、处理后的万兆数据和处理后的千兆数据发送至高速端口30；电源模块50用于通过低速端口20向主芯片10供电。进一步地，如图2所示，板卡1还包括风扇60，风扇60与电源模块50电连接；风扇60用于在主芯片10的温度高于预设值时工作。可以理解，当主芯片10的温度过高时，风扇60开始工作，对主芯片10进行降温处理，以防止主芯片10因温度过高而损坏。其中，板卡1包括温度传感器(图未示)，温度传感器与主芯片10电连接，温度传感器设置在主芯片10上，用于采集主芯片10的温度信息，并将温度信息传输至主芯片10。主芯片10与风扇60电连接，主芯片10还用于将温度信息与预设值进行比较，当温度信息高于预设值时，主芯片10控制风扇60工作。进一步地，如图本文档来自技高网...

【技术保护点】
1.一种板卡，其特征在于，包括主芯片、低速端口、高速端口、逻辑时钟和电源模块，所述主芯片与所述低速端口、所述高速端口、所述逻辑时钟均电连接，所述电源模块与所述低速端口电连接；/n所述低速端口用于接收千兆数据；/n所述高速端口用于接收万兆数据；/n所述主芯片用于对所述万兆数据进行转换，得到万兆转换数据；还用于结合所述逻辑时钟对所述千兆数据进行处理，获得处理后的万兆数据；还用于对所述万兆数据进行包过滤处理，得到处理后的千兆数据；并将所述万兆转换数据、所述处理后的万兆数据和所述处理后的千兆数据发送至所述高速端口；/n所述电源模块用于通过所述低速端口向所述主芯片供电。/n

【技术特征摘要】
1.一种板卡，其特征在于，包括主芯片、低速端口、高速端口、逻辑时钟和电源模块，所述主芯片与所述低速端口、所述高速端口、所述逻辑时钟均电连接，所述电源模块与所述低速端口电连接；
所述低速端口用于接收千兆数据；
所述高速端口用于接收万兆数据；
所述主芯片用于对所述万兆数据进行转换，得到万兆转换数据；还用于结合所述逻辑时钟对所述千兆数据进行处理，获得处理后的万兆数据；还用于对所述万兆数据进行包过滤处理，得到处理后的千兆数据；并将所述万兆转换数据、所述处理后的万兆数据和所述处理后的千兆数据发送至所述高速端口；
所述电源模块用于通过所述低速端口向所述主芯片供电。


2.如权利要求1所述的板卡，其特征在于，所述主芯片包括PS部件和PL部件，所述PS部件与所述低速端口电连接，所述PL部件与所述高速端口电连接；
所述PS部件用于通过所述低速端口接收所述千兆数据，并将所述千兆数据传输至所述PL部件；
所述PL部件用于对所述千兆数据进行处理，获得万兆数据。


3.如权利要求2所述的板卡，其特征在于，所述PL部件包括倍频锁相器，所述逻辑时钟与所述倍频锁相器电连接；
所述PL部件通过所述倍频锁相器和所述逻辑时钟对所述千兆数据进行处理，获得所述处理后的万兆数据。

【专利技术属性】
技术研发人员：陶松，
申请(专利权)人：成都亦然科技有限公司，
类型：新型
国别省市：四川;51