基于FPGA的用于监视器的多路信号零延时同步模块制造技术

本发明专利技术提供基于FPGA的用于监视器的多路信号零延时同步模块，包括：SDI解码模块，用于对FPGA信号解码；信号选择模块，用于对SDI解码模块解码的多路信号选通；信号同步模块，用于对信号选择模块选通的不同步的信号进行零延时同步输出；4K或8K信号输出模块，用于将信号同步模块输出的同步信号封装为4K或8K信号并显示到屏体上。本发明专利技术提供的同步模块直接内嵌于FPGA内部，不需使用DDR，处理4K比现有技术减少2颗DDR3芯片，处理8K比现有技术减少4颗DDR4芯片；实现了模块化，实现了嵌入代码即可用，大幅度降低了4K/8K的开发难度；把信号做同步所造成的延迟减小到0.005ms以下，比现有技术提升大于3000倍。

【技术实现步骤摘要】
基于FPGA的用于监视器的多路信号零延时同步模块
本专利技术涉及监视器
，具体涉及基于FPGA的用于监视器的多路信号零延时同步模块。
技术介绍
4K或8K监视器是广电领域的专业设备，要求图像高带宽低延迟无压缩传输，要求图像实时显示，低延迟图像处理是监视器的核心技术，低延时信号同步技术对于4K和8K监视器来说是一个技术难点。视频传输过程中由于接口延迟不同，连线长度不同以及前端播放设备延时不同，往往到达监视器后多路信号的延时是有差异的，这就导致4K或8K监视器必须解决信号不同步的问题。其中4K监视器需要支持4根3GSDI输入4K信号的方式或者2根6GSDI输入4K信号的方式，8K监视器需要另外支持4根12GSDI输入8K信号，如果信号不同步，显示的画面将出现帧撕裂或者信号重影。目前市场上现有的同步方案，采用双倍速率同步动态随机存储器简称DDR缓存一帧的方式做信号同步，由把信号做同步所造成的延迟大于等于16.7ms，处理4K图像同步需要2颗DDR3芯片，处理8K图像同步需要4颗DDR4芯片。专利
技术实现思路
为本文档来自技高网...

【技术保护点】
1.基于FPGA的用于监视器的多路信号零延时同步模块，其特征在于，包括：/nSDI解码模块，用于对FPGA信号解码；/n信号选择模块，用于对SDI解码模块解码的多路信号选通；/n信号同步模块，用于对信号选择模块选通的不同步的信号进行零延时同步输出；/n4K或8K信号输出模块，用于将信号同步模块输出的同步信号封装为4K或8K信号并显示到屏体上。/n

【技术特征摘要】
1.基于FPGA的用于监视器的多路信号零延时同步模块，其特征在于，包括：
SDI解码模块，用于对FPGA信号解码；
信号选择模块，用于对SDI解码模块解码的多路信号选通；
信号同步模块，用于对信号选择模块选通的不同步的信号进行零延时同步输出；
4K或8K信号输出模块，用于将信号同步模块输出的同步信号封装为4K或8K信号并显示到屏体上。


2.根据权利要求1所述的多路信号零延时同步模块，其特征在于，所述SDI解码模块包括4路12GSDI解码模块，每路12GSDI解码模块兼容3GSDI解码模式，其中每路12GSDI解码模式解出4路3G信号，3GSDI解码模式可以解出1路3G信号。


3.根据权利要求1所述的多路信号零延时同步模块，其特征在于，所述信号选择模块对解出的16路信号选通4路。


4.根据权利要求1所述的多路信号零延时同步模块，其特征在于，所述信号选通模块用于处理4K信号时可选择单根12G模式，四路3G模式或两路6G模式中任一种。


5...

【专利技术属性】
技术研发人员：章兵，
申请(专利权)人：深圳市康维讯视频科技有限公司，
类型：发明
国别省市：广东;44