基于FPGA的实时数字脉冲压缩系统的处理方法技术方案

技术编号:2656537 阅读:184 留言:0更新日期:2012-04-11 18:40
本发明专利技术涉及一种基于FPGA的实时数字脉冲压缩系统的处理方法,采用的方法是:中频信号经过A/D采样后进行幅度判决,然后按以下步骤进行:FFT处理;匹配乘法处理:IFFT处理;输出脉压结果。本发明专利技术采用上述方法后,对4096点数据进行频域数字脉冲压缩,选取8个碟形算子、32个RAM(128*32bit)和48个ROM(934*32bit)进行运算,若系统处理速度为100MHz,完成整个压缩处理只需要49us,其中FFT用时23040ns,综合滤波用时2560ns,IFFT用时23040ns。可见,采用该优化设计方法可以大大提高处理速度,并且利用FPGA处理可以减小系统的功耗,在航天领域有较大的使用价值和较好的应用前景。

【技术实现步骤摘要】

本专利技术属于雷达信号处理方法,涉及大时宽带宽积的线性调频数字 脉冲压缩系统在频域内的实现方法,具体地讲是一种基于FPGA的实时数 字脉冲压缩系统的处理方法。
技术介绍
脉冲压缩技术因解决了雷达作用距离与分辨力之间的矛盾而成为现 代雷达的一种重要体制。现今数字脉沖压缩系统大多采用频域处理方法, 脉沖压缩处理的计算量大,对实时性要求较高, 一般采取较多的DSP的 硬件平台实现,硬件系统复杂,功耗大,不易广泛应用。利用FPGA处理大时宽带宽积的雷达脉沖信号时往往需要较长的处理时间,很难满足某 些场合下的实时处理要求。
技术实现思路
本专利技术的目的是提供一种使大时宽带宽积的脉沖压缩技术易于工程 化,通过一 系列优化设计方法在有限的资源下实现实时压缩处理的基于 FPGA的实时数字脉冲压缩系统的处理方法。为了实现上述目的,本专利技术所采用的方法是中频信号经过A/D采 样后进行幅度判决,然后按以下步骤进行处理第一步骤FFT处理用高速时钟采样后得到有用信号,将其补0到4096点后放入32个 RAM中进行后面的处理先将4096点FFT输入数据通过上式生成4个1024 点的序列,再分别对这4个序列进行本文档来自技高网...

【技术保护点】
一种基于FPGA的实时数字脉冲压缩系统的处理方法,采用的方法是:中频信号经过A/D采样后进行幅度判决,然后按以下步骤进行: 第一步骤:FFT处理 用高速时钟采样后得到有用信号,将其补0到4096点后放入32个RAM中进行后面的处 理:先将4096点FFT输入数据通过上式生成4个1024点的序列,再分别对这4个序列进行1024点的FFT,而对于每一个1024点的FFT而言,又可以继续分成4个256点的FFT,这样继续一直分下去,通过6轮的计算最后就只剩4点的DFT了,直接计算即可; 第二步骤:匹配乘法处理 当FFT计算结束后,4096点的结果已经存放在32个RAM里面,接下...

【技术特征摘要】

【专利技术属性】
技术研发人员:赵小红杨达杨付飞
申请(专利权)人:国营险峰机器厂
类型:发明
国别省市:42[中国|湖北]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1