一种基于高速AD的射频模块测试系统技术方案

本发明专利技术涉及通信设备技术领域，公开了一种基于高速AD的射频模块测试系统，包括被测射频模块和高速AD模块，高速AD模块采集被测射频模块的输出信号，将输出信号进行模数转换，高速AD模块的数据输出端电连接至数据处理模块，数据处理模块包括外部时钟输入端口和参考时钟输出端口，外部时钟输入端口电连接有晶振电路，数据处理模块通过晶振电路提供的系统时钟生成参考时钟信号由参考时钟输出端口输出。通过FPGA实现了各信号处理的模块化编程，简化了系统的结构，为技术研发和功能拓展提供了方便。通过FPGA输出稳定的参考时钟，保证了高速AD模块的采样精度；FPGA模块通过PCIe接口与高速AD模块进行数据传输，数据传输效率高。

【技术实现步骤摘要】
一种基于高速AD的射频模块测试系统
本专利技术涉及通信设备
，特别是指一种基于高速AD的射频模块测试系统。
技术介绍
为了保证射频模块的工作性能，在对射频进行测试中，需要通过高速AD对射频信息进行采样，现有的高速AD模块在测试存在以下问题：高精度ADC的采样率不高，测试关键是要有高精度的信号源。而高速ADC测试是一项更具挑战性的工作，其中采样时钟的Jitter和高速数字接口是两个必须面对的难题。A.采样时钟的Jitter(抖动)问题随着输入信号和采样频率的增大，ADC的采样时钟所携带的Jitter，在很大程度上影响到测试结果，使之成为一项很艰难的工作。这中间有两个重要的关系需要考虑，第一个重要的关系就是：在暂不考虑量化误差的情况下，ADC的采样时钟所携带的Jitter与ADC信噪比之间的关系。这一关系也表明ADC的信噪比会受采样时钟Jitter所限。在计算采样误差幅度时，选取了t＝0的时刻，因为此时正弦信号的斜率最大，得到的采样误差最大。被测试的输入信号频率越大，对信噪比的要求越高，则对采样时钟Jitter的要求越本文档来自技高网...

【技术保护点】
1.一种基于高速AD的射频模块测试系统，其特征在于：包括被测射频模块和高速AD模块，所述高速AD模块采集所述被测射频模块的输出信号，将所述输出信号进行模数转换，所述高速AD模块的数据输出端电连接至数据处理模块，所述数据处理模块包括外部时钟输入端口和参考时钟输出端口，所述外部时钟输入端口电连接有晶振电路，所述数据处理模块通过所述晶振电路提供的系统时钟生成参考时钟信号由所述参考时钟输出端口输出。/n

【技术特征摘要】
1.一种基于高速AD的射频模块测试系统，其特征在于：包括被测射频模块和高速AD模块，所述高速AD模块采集所述被测射频模块的输出信号，将所述输出信号进行模数转换，所述高速AD模块的数据输出端电连接至数据处理模块，所述数据处理模块包括外部时钟输入端口和参考时钟输出端口，所述外部时钟输入端口电连接有晶振电路，所述数据处理模块通过所述晶振电路提供的系统时钟生成参考时钟信号由所述参考时钟输出端口输出。


2.如权利要求1所述的基于高速AD的射频模块测试系统，其特征在于：所述数据处理模块为FPGA模块，所述FPGA模块电连接有存储设备。


3.如权利要求2所述的基于高速AD的射频模块测试系统，其特征在于：所述FPGA模块内部通过软件生成多组数据处理组，以获取所述射频测试信号的参数，所述参数包括带...

【专利技术属性】
技术研发人员：任文飞，白亚杰，刘普团，
申请(专利权)人：西安凌北电子科技有限公司，
类型：发明
国别省市：陕西;61