基于超导SFQ电路的微处理器系统及其运算装置制造方法及图纸

提供一种基于超导SFQ电路的运算装置，包括：NDRO，包括用于接收解除阻塞信号的数据输入端，用于接收分布时钟信号的时钟输入端，用于接收阻塞信号的重置端，以及数据输出端；自时钟发生器，其接收来自NDRO数据输出端的信号，并输出自时钟信号；运算部件，包括数据输出端以及流水线冲刷信号输出端，运算部件由自时钟信号驱动对输入数据进行处理并进行数据输出；其中，当NDRO接收到阻塞信号时，控制自时钟发生器不输出自时钟信号，以及当NDRO接收到解除阻塞信号时，控制自时钟发生器输出自时钟信号；运算部件基于其预定指令输出流水线冲刷信号。

【技术实现步骤摘要】
基于超导SFQ电路的微处理器系统及其运算装置
本专利技术涉及一种超导数字集成电路，尤其涉及一种基于超导SFQ电路的微处理器系统及其运算装置。
技术介绍
数字电路技术的应用在现今社会中几乎随处可见，而性能、面积和功耗则是衡量数字电路优劣的三大指标。能够称之为好的数字电路势必具有较高的性能、较少的面积和较低的功耗。超导单磁通量子(Single-flux-quantum,SFQ)技术便是以其超高工作频率和超低功耗的特性被认为是下一代集成电路的替代技术之一，它的基本器件是约瑟夫森结(JosephsonJunction)。约瑟夫森结的基本工作原理是约瑟夫森结的量子隧穿效应。将SFQ技术运用到数字电路领域主要是为了解决大数据中心和超级计算机功耗巨大的问题。然而，虽然SFQ数字电路的速度很快，功耗很低，但是其芯片之中的内连线会占据很大的面积，而且连线延迟很大，所以中大规模超导数字集成电路将很难发挥SFQ技术的高频优势。因此超导数字集成电路设计者需要找到一种能够发挥其高频优势的同时又能减少连线复杂度的时序方式以及设计架构。现有的常用时序方式可以本文档来自技高网...

【技术保护点】
1.一种基于超导SFQ电路的运算装置，包括：/nNDRO，包括用于接收解除阻塞信号的数据输入端，用于接收分布时钟信号的时钟输入端，用于接收阻塞信号的重置端，以及数据输出端；/n自时钟发生器，其接收来自所述NDRO数据输出端的信号，并输出自时钟信号；/n运算部件，包括数据输出端以及流水线冲刷信号输出端，所述运算部件由所述自时钟信号驱动对输入数据进行处理并进行数据输出；/n其中，当所述NDRO接收到所述阻塞信号时，控制所述自时钟发生器不输出自时钟信号，以及当所述NDRO接收到所述解除阻塞信号时，控制所述自时钟发生器输出自时钟信号；/n所述运算部件基于其预定指令输出流水线冲刷信号。/n

【技术特征摘要】
1.一种基于超导SFQ电路的运算装置，包括：
NDRO，包括用于接收解除阻塞信号的数据输入端，用于接收分布时钟信号的时钟输入端，用于接收阻塞信号的重置端，以及数据输出端；
自时钟发生器，其接收来自所述NDRO数据输出端的信号，并输出自时钟信号；
运算部件，包括数据输出端以及流水线冲刷信号输出端，所述运算部件由所述自时钟信号驱动对输入数据进行处理并进行数据输出；
其中，当所述NDRO接收到所述阻塞信号时，控制所述自时钟发生器不输出自时钟信号，以及当所述NDRO接收到所述解除阻塞信号时，控制所述自时钟发生器输出自时钟信号；
所述运算部件基于其预定指令输出流水线冲刷信号。


2.根据权利要求1所述的一种基于超导SFQ电路的运算装置，所述自时钟发生器包括至少一个频率控制器，所述频率控制器包括一个SPL，一个Delay以及一个CB，其中：
所述SPL包括用于接收所述分布时钟信号的数据输入端，第一数据输出端以及第二数据输出端；
所述Delay包括用于接收所述SPL第一数据输出端的信号的数据输入端，以及数据输出端；
所述CB包括用于接收所述SPL第二数据输出端的信号的第一数据输入端，第二数据输入端，以及用于输出所述自时钟信号的数据输出端，其中所述第二数据输入端用于接收所述Delay数据输出端的信号或者接收来自下一个频率控制器的CB的输出信号。


3.根据权利要求1所述的一种基于超导SFQ电路的运算装置，所述运算装置还包括使能单元，所述使能单元基于分布时钟信号以及元件选择信号控制所述运算部件的工作，所述使能单元包括：
缓存，包括多个RDFF，所述RDFF包括用于接收输入数据以及控制信号的数据输入端，用于接收所述自时钟信号的时钟输入端，用于将数据输出到所述运算部件的数据输出端，以及重置端；
其中，基于所述分布时钟信号以及所述元件选择信号产生重置信号，输入到所述RDFF的重置端，用于控制所述RDFF；
当所述元件选择信号无输入时，产生所述重置信号，当所述元件选择信号有输入时，不产生所述重置信号。


4.根据权利要求3所述的一种基于超导SFQ电路的运算装置，所述使能单元还包括：
非门，包括用于接收所述元件选择信号的数据输入端，用于接收所述分布时钟信号的时钟输入端，以及用于输出所述重置信号的数据输出端；
DFF，包括用于接收所述元件选择信号的数据输入端，用于接收所述分布时钟信号的时钟输入端，以及用于将数据输出到所述NDRO的时钟输入端的数据输出端。


5.一种基于超导SFQ电路的微处理器系统，包括：
根据权利要求1-4之一所述的第一运算装置和第二运算装置，以及第一分布式缓存和第二分布式缓存；
所述第一分布式缓存用于接收来自所述第一运算装置的输出数据，以及第一流水线冲刷信号，并在系统时钟的作用下输出第二分布时钟信号，第一数据输出以及第一解除阻塞信号，其中所述第一数据输出以及所述第二分布时钟信号输出到所述第二运算装置，所述第一解除阻塞信号输出到所述第一运算装置；
所述第二分布式缓存用于接收来自所述第二运算装置的输出数据，以及第二流水线冲刷信号，并在系统时钟的作用下输出第三分布时钟信号，第二数据输出以及第二解除阻塞信号，其中所述第二数据输出以及所述第三分布时钟信号输出到下一级的运算装置，所述第二解除阻塞信号输出到所述第二运算装置；
其中，所述第二运算装置基于其预定指令产生所述第一...

【专利技术属性】
技术研发人员：杨佳洪，唐光明，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：北京;11