支持扫描测试的逻辑装置和方法制造方法及图纸

一种逻辑装置包含数据输入、扫描测试输入、时钟多路分用器以及主锁存器。所述时钟多路分用器响应于时钟输入以选择性提供第一时钟输出和第二时钟输出。所述主锁存器耦合到所述数据输入和所述扫描测试输入且包含输出。所述主锁存器响应于所述时钟多路分用器的所述第一时钟输出和所述时钟多路分用器的所述第二时钟输出以将所述数据输入或所述扫描测试输入选择性耦合到所述输出。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及扫描测试的系统和方法。
技术介绍
大体上，集成电路可包含多个数字逻辑电路。一类数字逻辑电路是触发器，其为可在两种状态之间切换的电路。触发器电路是用于建立数字系统的常见类型的顺序电路元件。因此，触发器电路可能对此类系统的功率和性能两者有影响。现代的集成电路通常并入有多种可测试性设计(DFT)结构以增强其固有可测试性。通常，DFT结构是基于扫描设计，其中将扫描测试数据提供到测试引脚或将多个外部可存取扫描链嵌入集成电路内。当扫描链被嵌入时，扫描链可包含一个或一个以上串联耦合的扫描单元，其中每一扫描单元包含触发器或锁存器。通常，扫描测试设计是与故障模拟和组合ATPG(自动测试模式产生)结合使用，以针对生产测试和原型调试过程产生制造和诊断测试模式。为了提供DFT功能性，电路可具有测试输入，其可在测试模式期间被存取且可在正常非测试操作期间连接到逻辑电平。可引入例如多路复用器的测试逻辑以在模式之间进行选择，并将数据模式提供到逻辑电路以通过使所述数据模式通过链而进行测试。逻辑电路的所得输出提供所述逻辑电路中存在的对故障的指示。为了测试逻辑电路，测试逻辑将测试数据提供到逻辑电路的本文档来自技高网...

【技术保护点】
一种逻辑装置，其包括：　数据输入；　扫描测试输入；　时钟多路分用器，其响应于时钟输入以选择性提供第一时钟输出和第二时钟输出；以及　主锁存器，其耦合到所述数据输入和所述扫描测试输入，所述主锁存器包含输出，所述主锁存器响 应于所述时钟多路分用器的所述第一时钟输出和所述时钟多路分用器的所述第二时钟输出以将所述数据输入或所述扫描测试输入选择性耦合到所述输出。

【技术特征摘要】
【国外来华专利技术】US 2006-6-22 11/473,2191.一种逻辑装置，其包括：数据输入；扫描测试输入；时钟多路分用器，其响应于时钟输入以选择性提供第一时钟输出和第二时钟输出；以及主锁存器，其耦合到所述数据输入和所述扫描测试输入，所述主锁存器包含输出，所述主锁存器响应于所述时钟多路分用器的所述第一时钟输出和所述时钟多路分用器的所述第二时钟输出以将所述数据输入或所述扫描测试输入选择性耦合到所述输出。2.根据权利要求1所述的逻辑装置，其进一步包括：从锁存器，其耦合到所述主锁存器的所述输出以响应于所述时钟输入将所述主锁存器的所述输出耦合到所述数据输出。3.根据权利要求2所述的逻辑装置，其进一步包括：逻辑门，其耦合到所述数据输出且响应于输入以将所述数据输出选择性耦合到扫描测试输出。4.根据权利要求3所述的逻辑装置，其中所述输入包括模式选择输入。5.根据权利要求1所述的逻辑装置，其中所述主锁存器包括：数据存储元件，其选择性耦合到所述数据输入和所述扫描测试输入。6.根据权利要求5所述的逻辑装置，其中所述数据存储元件包括：一对反相器或三态反相器，其以交叉耦合配置布置，所述对反相器包含第一节点和第二节点，其中所述第二节点相对于所述第一节点反转；以及传输门或三态元件，其耦合到所述第一节点且响应于所述第一时钟输入以将所述数据输入选择性耦合到所述第一节点。7.根据权利要求5所述的逻辑装置，其中所述主锁存器进一步包括：扫描测试电路，其耦合到所述扫描测试输入且响应于所述第二时钟输入以将所述扫描测试输入选择性连接到所述数据存储元件。8.根据权利要求1所述的逻辑装置，其进一步包括：模式选择输入，其耦合到所述时钟多路分用器以选择性启动所述第一时钟输入或所述第二时钟输入。9.一种数字逻辑装置的操作方法，所述方法包括：接收模式选择输入以在测试模式与操作模式之间进行选择；基于所述模式选择输入选择性产生第一时钟或第二时钟；响应于所述第一时钟将数据输入路由到存储元件的第一状态节点，所述存储元件具有相对于所述第一状态节点反转的第二状态节点；以及基于所述模式选择输入将扫描测试输入与数据锁存器元件的第二状态节点选择性隔离。10.根据权利要求9所述的方法，其进一步包括：在测试操作模式中，将所述扫描测试输入路由到所述存储元件的所述第二状态节点，以及响应于所述第二时钟将所述数据输入与所述第一状态节点隔离。11.根据权利要求10所述的方法，其进一步包括接收控制输入以选择所述测试操作模式。12.根据权利要求10所述的方法，其中所述测试操作模式包括扫描测试模式。13.根据权利要求10所述的方法，其中路由所述扫描测试输入包括：启用三态反相器或传输门以将所述扫描测试输入耦合到所述第二状态节点，所述三态反相器或传输门包含耦合到所述扫描测试输入的数据输入、耦合到控制端子的控制输入以及耦合到所述第二状态节点的输出；且其中通过停用第二传输门或三态元件而将所述数据输入与所述第一状态节点隔离，所述第二传输门或三态元件包含耦合到所述数据输入的数据输入端子、耦合到所述控制端子的第一控制输入和第二控制输入，以及耦合到所述第一状态节点的输出，其中所述控制端子相对于所述第一控制输入和所述第二控制输入反转。14.根据权利要求9所述的方法，其中将所述数据输入路由到所述第一状态节点包括启用传输门以将所述数据输入耦合到所述第一状态节点。15.根据权利要求9所述的方法，其中隔离所述扫描测试输入包括停用反相器，所述反相器包含耦合到所述扫描测试输入的数据输入、耦合到控制端子的控制输入以及耦合到所述第二状态节点的输出。16.根据权利要求15所述的方法，其中所述存储元件包括一对交叉耦合的反相器。17.一种逻辑装置，其包括：时钟多路分用器，其耦合到时钟输入且响应于...

【专利技术属性】
技术研发人员：保罗巴塞特，马丁圣劳伦特，普拉亚格帕特尔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]