小电流接地系统单相接地选线装置制造方法及图纸

一种小电流接地系统单相接地选线装置，其特征是： （１）、它包括单相接地选线模块，其构造是以时序鉴别器为核心，在时序鉴别器输入端接入零序电压信号电路和１～８路零序电流信号电路；在时序鉴别器输出端分两组输出，一组连接到驱动器，通过驱动器连接到输出线插座ＣＺ２，另一组直接连接到输出插座ＣＺ３；其中： ①上述的零序电压信号电路是从输入插座ＣＺ１接出后分二个支路，第一支路由低通滤波器、阻容移相器、整形电路、光电隔离器电连接后再连接到时序鉴别器输入端；第二支路与第一支路的电路构造相同，只是在阻容移相器和整形电路之间连接上鉴幅电路； ②上述的零序电流信号电路构造是由输入插座ＣＺ１与低通滤波器、鉴幅器、整形电路、光电隔离器电连接后再连接到时序鉴别器输入端； ③上述的驱动器由集成电路２８０３构成，用于驱动１～８路发光二极管； ④上述的时序鉴别器用二块可编程逻辑器件ＣＰＬＤ实现，将时序鉴别电路写入可编程逻辑器件ＣＰＬＤ中； （２）、它还包括以下外围电路： ①小变压器低压端输出线接入单相接地选线模块输入插座ＣＺ１； ②单相接地选线模块输出插座ＣＺ２与１～８路发光二极管相连，指示单相接地故障线路编号；必要时连接到１～８路断路器，使单相接地线路跳闸； ③单相接地选线模块输出插座ＣＺ３与１～８路数字显示器连接，显示单相接地故障线路的编号。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】

本装置涉及小电流接地系统中高低压电网单相接地故障检测装置，属于电力系统故障检测和继电保护。二、现有技术状况目前的3～60KV高压配电网及矿井380～1140V低压供电网广泛采用小电流接地系统即中性点不直接接地系统(NUGS)，包括中性点不接地系统(NUS)，中性点经消弧线圈接地系统(NES)和中性点经电阻接地系统(NRS)。NUGS中发生最多的故障是单相接地，而发生单相接地时，故障线路难以迅速、准确地找出，尤其是NES过补偿系统。因此，快速而准确地检测出单相接地的故障线路(称接地故障选线)，一直是国内外电力系统继电保护领域的一个重要研究课题。关于这方面的详细情况，可参阅中文核心期刊《继电器》2001年第4期中“小电流接地系统单相接地故障选线方法综述”一文(作者是昆明理工大学电力学院硕士研究生肖白，上海交通大学电工站出站博士后、研究电力系统新型继电保护的教授束洪春)。此文全面系统地总结了该项技术的国内外现状，并对单相接地故障的各种选线原理作了分析与评述。该文总结了近二十种单相接地选线方法，这些方法大致可分为两大类，即利用接地故障电流的选线方法(如零序电流基波分量法、谐波分量法、暂态分量法、有功分量法以及负序电流分量法等)和不用故障零序电流的选线法(如拉闸试探法、注入信号法等)。这些选线方法构成的单相接地故障选线装置在使用中的准确性和可靠性还不能令人满意。正如该文所述；“到目前为止，基于上述不同选线理论已经先后推出几代产品。但在实际应用中的效果并不十分理想，所以此问题还有必要进一步研究”。三、专利技术的目的设计人依据自己专利技术的“零序电流时序鉴别选线方法”，设计一个带有“时序鉴别器”的单相接地选线模块，以模块为核心组成高压电网单相接地选线装置和矿井低压电网选择性漏电保护装置；该装置还可应用到含有单相接地漏电选线功能部件的高低压电器综合继电保护装置中和发电厂、变电所综合自动化装置中。以实现快速而准确地检测出单相接地故障线路，并分别通用于小电流接地系统的无补偿、欠补偿和过补偿电网，即通用于高、低压NUGS的NUS、NRS或NES。四、技术方案本技术方案采用了零序电流时序鉴别的选线原理。首先将选线原理描述如下1、从三相电压母线上的电压互感器PT开口三角侧取出零序电压信号u0，进入接地选线模块后分成两路，一路经低通滤波、阻容移相、整形、光隔，形成脉宽为180度的对称方波U0J，用以作为时序鉴别的基准信号；另一路经低通滤波、阻容移相、鉴幅、整形、光隔，形成不对称的方波信号U0f，作为零序电压的比幅信号。U0J和U0f均进入时序鉴别器。2、从该三相母线的各馈出线上的零序电流互感器CT二次侧取出零序电流信号i0，经I/U变换后进入接地选线模块，然后经低通滤波、鉴幅、整形、光隔，形成脉宽和相位不确定的方波。其脉宽随着i0(正弦波)的幅值大小可在0～180度之间变化，I0方波相对U0J的相位随着三相电网是无补偿、欠补偿和过补偿的程度约在0～170度之间变化。各I0方波信号亦送入时序鉴别器。3、设定单相接地故障线路I0的时序鉴别法则，法则规定I0的上升沿滞后U0J的上升沿，同时超前U0J的下降沿，即I0的上升沿必须在U0J的上升沿和下降沿之间，而I0的下降沿必须滞后U0J的下降沿约0～170度。I0和U0J的这种时序关系可以通过时序鉴别器进行判定。时序鉴别器可以是逻辑电路，可以是单片计算机，也可以是现代可编程逻辑器件CPLD或FPGA。4、当某一馈出线路发生单相接地故障时，时序鉴别器根据设定的I0与U0J的时序关系(时序鉴别法则)，对接于同一母线上的各条馈出线路的I0逐一进行时序鉴别。若为非故障线路，时序鉴别器无信号输出；若为故障线路，时序鉴别器输出信号，通过驱动电路发出声光报警信号。并由发光管指出故障线路(必要时还可以使断路器跳闸)，还可以数字显示器显示故障线路编号。为进一步说明时序鉴别法则，现结合图1进行描述。图1是I0的时序鉴别图，图1中分a，b，c，d，e五种情况a、表示某线路I0的上升沿和下降沿分别滞后U0J的上升沿和下降沿，符合时序鉴别法则，该线路判为接地故障线路。图a中I0与U0J的相位关系还表明，此时的电网为NES过补偿状态。b、表示某线路I0上升沿和下降沿分别滞后U0J的上升沿和下降沿，符合时序鉴别法则，该线路也判为接地故障线路。图b中I0与U0J的相位关系则表明，此时的电网为无补偿或欠补偿状态。C、表示某线路I0上升沿和下降沿分别超前U0J的上升沿和下降沿，完全不符合时序鉴别法则，该线路为非接地故障线路。d、表示某线路虽然I0的上升沿滞后U0的上升沿，但I0的下降沿却超前U0J的下降沿，也不符合时序鉴别法则，该线路为非故障线路。该图还表明i0因幅值较小而使I0脉宽小于180度。e、表示某线路I0的方波小于180度并且完全处于U0J的方波之外，纯属非接地故障线路。现结合图2说明时序鉴别器如何依据图1所示的时序鉴别法则，对故障线路与非故障线路进行时序鉴别的。图2是依据时序鉴别法则设计的一种最简单、最初级的逻辑电路实施方案。图2中只画出两路I0的时序鉴别电路。每一路包括两个D触发器、一个三输入与非门和一个RS锁存器。U0J为时序鉴别的基准信号(180度对称方波)，U0J信号接D触发器的数据输入端D。I0为各线路零序电流信号整形后的方波，其相位随NUGS的是否为NES及是过补偿还是欠补偿而变化；其脉宽最大为180度，但若i0幅值小，则I0方波将小于180度，。I0信号送到各D触发器的时钟输入端CL。每一路的两个D触发器中，上一个D触发器鉴别I0上升沿的时序逻辑，下一个D触发器鉴别I0下降沿的时序逻辑，只有T0上升沿和下降沿都分别滞后U0J的上升沿和下降沿，两个D触发器才各有锁存信号加到三输入与非门的两个输入端，该与非门的第三个输入端的信号是u0的比幅信号U0f，只有u0(交流正弦波)幅值高于某一设定值时才有U0f(方波信号)输送到与非门。总之，只有当I0上升沿和下降沿都符合时序鉴别规则，而且u0的幅值也高于设定值时，三输入与非门才打开，有低电平信号输出，使R-S锁存器触发翻转，将该线路记为单相接地故障线路。否则，只要三个条件中有任意一个不满足，均判为非故障线路。根据上述选线原理，本技术的构造如下1、它包括单相接地选线模块，其构造是以时序鉴别器为核心，在时序鉴别器输入端接入零序电压信号电路和1～8路零序电流信号电路在时序鉴别器输出端分两组输出，一组连接到驱动器，通过驱动器连接到输出线插座CZ2，另一组直接连接到输出插座CZ3及STD总线。其中(1)上述的零序电压信号电路是从输入插座CZ1接出后分二个支路，第一支路由低通滤波器、阻容移相器、整形电路、光电隔离器电连接后再连接到时序鉴别器输入端；第二支路与第一支路的电路构造相同，只是在阻容移相器和整形电路之间加入了鉴幅电路；(2)上述的零序电流信号电路构造是由输入插座CZ1与低通滤波器、鉴幅器、整形电路、光电隔离器电连接后再连接到时序鉴别器输入端；(3)上述的驱动器由集成电路2803构成，用于驱动1～8路发光二极管；(4)上述的时序鉴别器可用逻辑电路实现，也可用单片机，也可用可编程逻辑器件CPLD实现，只要将依据时序鉴别法则编成的应用程序输入单片机本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：傅桂兴，傅英，
申请(专利权)人：泰安开发区鲁兴测控设备研究所，
类型：实用新型
国别省市：