只读存储器电路及其设计方法、只读存储器及电子设备技术

本申请涉及一种只读存储器电路及其设计方法、只读存储器及电子设备，属于存储技术领域。该只读存储器电路设计方法包括：根据待存储的M行代码的重复情况设计单元阵列的行数，使得单元阵列的行数与M行代码去除重复代码后的行数N相同，其中M行代码中每一行代码对应一个唯一的读地址；根据M行代码的重复情况设计读字线驱动电路中的逻辑电路，使得读取相同代码的不同读地址对应的预译码信号均连接至同一个逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号，从而使得读字线驱动电路仅包含N路逻辑电路。本申请实施例中，根据代码的重复性来精简电路，去掉冗余的电路，从而减小电路面积与功耗。

【技术实现步骤摘要】
只读存储器电路及其设计方法、只读存储器及电子设备
本申请属于存储
，具体涉及一种只读存储器电路及其设计方法、只读存储器及电子设备。
技术介绍
只读存储(ReadOnlyMemory，ROM)电路，主要包含单元阵列，译码电路，读字线驱动电路等。其中，单元阵列用于存储“0101…”这样的代码，例如，16行“0101…”这样的代码需要16行的单元阵列，对应的需要16个读字线信号(ReadWordLine，RWL)。以存储16行代码为例(每一行代码对应一个唯一读地址)，相应的传统ROM电路架构如图1所示，包含译码电路、16行单元阵列以及包含16个逻辑电路的读字线驱动电路(省略了读出电路和控制电路)。由于ROM存储的代码中可能会存在重复的代码，以第0行与第1行的代码重复为例进行说明，如图1左上部分的代码所示。虽然这16行代码中有两行代码重复，但是传统的ROM电路还是用16行的单元阵列来分别存储16行的代码，相应地需要16路逻辑电路，用于输出16个读字线信号(ReadWordLine，RWL)，这样导致电路在面积和功耗上的浪费。
技术实现思路
鉴于此，本申请的目的在于提供一种只读存储器电路及其设计方法、只读存储器及电子设备，以改善现有只读存储器电路因代码重复造成电路冗余，从而导致电路面积大和功耗上的浪费的问题。本申请的实施例是这样实现的：第一方面，本申请实施例提供了一种只读存储器电路设计方法，包括：根据待存储的M行代码的重复情况设计单元阵列的行数，使得单元阵列的行数与所述M行代码去除重复代码后的行数N相同，其中，所述M行代码中每一行代码对应一个唯一的读地址，N、M均为正整数，且M大于N；根据所述M行代码的重复情况设计读字线驱动电路中的逻辑电路，使得读取相同代码的不同读地址对应的预译码信号均连接至同一个逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号，从而使得所述读字线驱动电路仅包含N路逻辑电路。本申请实施例中，根据代码的重复性来精简电路，使得存储M行代码仅需要N行单元阵列，相应地读字线驱动电路中的逻辑电路也仅需要N路，从而将M条读字线精简到了N条，去掉了冗余的电路，从而减小电路面积与功耗。结合第一方面实施例的一种可能的实施方式，所述预译码信号包括：高位地址预译码信号和低位地址预译码信号；根据所述M行代码的重复情况设计读字线驱动电路中的逻辑电路，包括：对于存在重复代码的逻辑电路，针对每一种重复代码，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门进行组合得到最终的逻辑电路，该逻辑电路使得读取相同代码的不同读地址对应的预译码信号均连接至该逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号。本申请实施例中，对于存在重复代码的逻辑电路，利用或门和与门进行组合来得到最终的逻辑电路，使得读取相同代码的不同读地址对应的预译码信号均连接至该逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号，从而将读字线从多条精简到一条，在实现与传统ROM电路相同的功能的同时，降低存储电路的面积与功耗，又不会增加电路设计的复杂度。结合第一方面实施例的一种可能的实施方式，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门将进行组合得到最终的逻辑电路，包括：若该种重复代码中各行对应的高位地址预译码信号均相同，低位地址预译码信号均不同，则利用或门将各行对应的低位地址预译码信号相或，并利用与门将或门的输出与高位地址预译码信号相与，得到最终的逻辑电路。本申请实施例中，若该种重复代码中各行对应的高位地址预译码信号均相同，低位地址预译码信号均不同，则利用或门将各行对应的低位地址预译码信号相或，然后再利用与门将或门的输出与高位地址预译码信号相与，便可得到最终的逻辑电路，在保证能与传统ROM电路实现相同的功能的同时，又不会增加电路设计的复杂度和多余的成本。结合第一方面实施例的一种可能的实施方式，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门将进行组合得到最终的逻辑电路，包括：若该种重复代码中各行对应的高位地址预译码信号均不同，低位地址预译码信号均相同，则利用或门将各行对应的高位地址预译码信号相或，并利用与门将或门的输出与低位地址预译码信号相与，得到最终的逻辑电路。本申请实施例中，若该种重复代码中各行对应的高位地址预译码信号均不同，低位地址预译码信号均相同，则利用或门将各行对应的高位地址预译码信号相或，然后再利用与门将或门的输出与低位地址预译码信号相与，便可得到最终的逻辑电路，在保证能与传统ROM电路实现相同的功能的同时，又不会增加电路设计的复杂度和多余的成本。结合第一方面实施例的一种可能的实施方式，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门将进行组合得到最终的逻辑电路，包括：若该种重复代码中各行对应的高位地址预译码信号均不同，低位地址预译码信号均不同，则利用与门将同一行的高位地址预译码信号与低位地址预译码信号相与，并利用或门将各行的与门输出相或，得到最终的逻辑电路。本申请实施例中，若该种重复代码中各行对应的高位地址预译码信号均不同，低位地址预译码信号均不同，则利用与门将同一行的高位地址预译码信号与低位地址预译码信号相与，然后再利用或门将各行的与门输出相或，便可得到最终的逻辑电路，在保证能与传统ROM电路实现相同的功能的同时，又不会增加电路设计的复杂度和多余的成本。第二方面，本申请实施例还提供了一种只读存储器电路，包括：N个单元阵列、译码电路以及读字线驱动电路；N个单元阵列，用于存储N行代码，所述N行代码是由M行代码剔除重复代码后得到的代码，所述M行代码中每一行代码对应一个唯一的读地址，N、M均为正整数，且M大于N；译码电路，用于根据输入的M行代码的读地址输出用于选中对应的单元阵列的预译码信号；读字线驱动电路，用于根据预译码信号输出选中对应的单元阵列的读字线信号；所述读字线驱动电路包括：与所述N个单元阵列一一对应的N路逻辑电路，其中，存在至少一个逻辑电路：该逻辑电路的输入端与读取相同代码的不同读地址对应的预译码信号均连接，该逻辑电路的输出端与存储该相同代码的单元阵列连接。结合第二方面实施例的一种可能的实施方式，该逻辑电路包括：利用或门和与门组合而成的电路。结合第二方面实施例的一种可能的实施方式，所述预译码信号包括：高位地址预译码信号和低位地址预译码信号；若该逻辑电路对应的重复代码中各行对应的高位地址预译码信号均相同，低位地址预译码信号均不同，则该逻辑电路中的或门的输入端为各行对应的低位地址预译码信号，与门的输入为或门的输出和高位地址预译码信号，与门的输出与存储该相同代码的单元阵列连接。结合第二方面实施例的一种可能的实施方式，所述预译码信号包括：高位地址预译码信号和低位地址预译码信号；若该逻辑电路对应的重复代码中各行对应的高位地址预译码信号均不同，低位地址预译码信号均相同，则该逻辑电路中的本文档来自技高网...

【技术保护点】
1.一种只读存储器电路设计方法，其特征在于，包括：/n根据待存储的M行代码的重复情况设计单元阵列的行数，使得单元阵列的行数与所述M行代码去除重复代码后的行数N相同，其中，所述M行代码中每一行代码对应一个唯一的读地址，N、M均为正整数，且M大于N；/n根据所述M行代码的重复情况设计读字线驱动电路中的逻辑电路，使得读取相同代码的不同读地址对应的预译码信号均连接至同一个逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号，从而使得所述读字线驱动电路仅包含N路逻辑电路。/n

【技术特征摘要】
1.一种只读存储器电路设计方法，其特征在于，包括：
根据待存储的M行代码的重复情况设计单元阵列的行数，使得单元阵列的行数与所述M行代码去除重复代码后的行数N相同，其中，所述M行代码中每一行代码对应一个唯一的读地址，N、M均为正整数，且M大于N；
根据所述M行代码的重复情况设计读字线驱动电路中的逻辑电路，使得读取相同代码的不同读地址对应的预译码信号均连接至同一个逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号，从而使得所述读字线驱动电路仅包含N路逻辑电路。


2.根据权利要求1所述的方法，其特征在于，所述预译码信号包括：高位地址预译码信号和低位地址预译码信号；根据所述M行代码的重复情况设计读字线驱动电路中的逻辑电路，包括：
对于存在重复代码的逻辑电路，针对每一种重复代码，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门进行组合得到最终的逻辑电路，该逻辑电路使得读取相同代码的不同读地址对应的预译码信号均连接至该逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号。


3.根据权利要求2所述的方法，其特征在于，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门将进行组合得到最终的逻辑电路，包括：
若该种重复代码中各行对应的高位地址预译码信号均相同，低位地址预译码信号均不同，则利用或门将各行对应的低位地址预译码信号相或，并利用与门将或门的输出与高位地址预译码信号相与，得到最终的逻辑电路。


4.根据权利要求2所述的方法，其特征在于，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门将进行组合得到最终的逻辑电路，包括：
若该种重复代码中各行对应的高位地址预译码信号均不同，低位地址预译码信号均相同，则利用或门将各行对应的高位地址预译码信号相或，并利用与门将或门的输出与低位地址预译码信号相与，得到最终的逻辑电路。


5.根据权利要求2所述的方法，其特征在于，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门将进行组合得到最终的逻辑电路，包括：
若该种重复代码中各行对应的高位地址预译码信号均不同，低位地址预译码信号均不同，则利用与门将同一行的高位地址预译码信号与低位地址预译码信号相与，并利用或门将各行的与门输出相或，得到最终的逻辑电路。

【专利技术属性】
技术研发人员：赵慧，黄瑞锋，
申请(专利权)人：海光信息技术有限公司，
类型：发明
国别省市：天津;12