【技术实现步骤摘要】
只读存储器电路及其设计方法、只读存储器及电子设备
本申请属于存储
，具体涉及一种只读存储器电路及其设计方法、只读存储器及电子设备。
技术介绍
只读存储(ReadOnlyMemory，ROM)电路，主要包含单元阵列，译码电路，读字线驱动电路等。其中，单元阵列用于存储“0101…”这样的代码，例如，16行“0101…”这样的代码需要16行的单元阵列，对应的需要16个读字线信号(ReadWordLine，RWL)。以存储16行代码为例(每一行代码对应一个唯一读地址)，相应的传统ROM电路架构如图1所示，包含译码电路、16行单元阵列以及包含16个逻辑电路的读字线驱动电路(省略了读出电路和控制电路)。由于ROM存储的代码中可能会存在重复的代码，以第0行与第1行的代码重复为例进行说明，如图1左上部分的代码所示。虽然这16行代码中有两行代码重复，但是传统的ROM电路还是用16行的单元阵列来分别存储16行的代码，相应地需要16路逻辑电路，用于输出16个读字线信号(ReadWordLine，RWL)，这样导致电路在面积和功耗上的浪费。<...
【技术保护点】
1.一种只读存储器电路设计方法，其特征在于，包括：/n根据待存储的M行代码的重复情况设计单元阵列的行数，使得单元阵列的行数与所述M行代码去除重复代码后的行数N相同，其中，所述M行代码中每一行代码对应一个唯一的读地址，N、M均为正整数，且M大于N；/n根据所述M行代码的重复情况设计读字线驱动电路中的逻辑电路，使得读取相同代码的不同读地址对应的预译码信号均连接至同一个逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号，从而使得所述读字线驱动电路仅包含N路逻辑电路。/n
【技术特征摘要】 【专利技术属性】
1.一种只读存储器电路设计方法，其特征在于，包括：
根据待存储的M行代码的重复情况设计单元阵列的行数，使得单元阵列的行数与所述M行代码去除重复代码后的行数N相同，其中，所述M行代码中每一行代码对应一个唯一的读地址，N、M均为正整数，且M大于N；
根据所述M行代码的重复情况设计读字线驱动电路中的逻辑电路，使得读取相同代码的不同读地址对应的预译码信号均连接至同一个逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号，从而使得所述读字线驱动电路仅包含N路逻辑电路。
2.根据权利要求1所述的方法，其特征在于，所述预译码信号包括：高位地址预译码信号和低位地址预译码信号；根据所述M行代码的重复情况设计读字线驱动电路中的逻辑电路，包括：
对于存在重复代码的逻辑电路，针对每一种重复代码，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门进行组合得到最终的逻辑电路，该逻辑电路使得读取相同代码的不同读地址对应的预译码信号均连接至该逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号。
3.根据权利要求2所述的方法，其特征在于，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门将进行组合得到最终的逻辑电路，包括：
若该种重复代码中各行对应的高位地址预译码信号均相同，低位地址预译码信号均不同，则利用或门将各行对应的低位地址预译码信号相或，并利用与门将或门的输出与高位地址预译码信号相与，得到最终的逻辑电路。
4.根据权利要求2所述的方法，其特征在于，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门将进行组合得到最终的逻辑电路，包括：
若该种重复代码中各行对应的高位地址预译码信号均不同，低位地址预译码信号均相同，则利用或门将各行对应的高位地址预译码信号相或，并利用与门将或门的输出与低位地址预译码信号相与，得到最终的逻辑电路。
5.根据权利要求2所述的方法，其特征在于，根据读取该种重复代码的各行对应的高位地址预译码信号和低位地址预译码信号，利用或门和与门将进行组合得到最终的逻辑电路，包括：
若该种重复代码中各行对应的高位地址预译码信号均不同，低位地址预译码信号均不同，则利用与门将同一行的高位地址预译码信号与低位地址预译码信号相与，并利用或门将各行的与门输出相或，得到最终的逻辑电路。
技术研发人员：赵慧，黄瑞锋，
申请(专利权)人：海光信息技术有限公司，
类型：发明
国别省市：天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。