芯片测试方法、计算芯片和数字货币挖矿机技术

本公开涉及一种芯片测试方法、计算芯片和数字货币挖矿机。所述芯片测试方法包括：经由待测的计算芯片的输入接口接收测试向量；针对所述计算芯片中的多个待测的核中的每个核，执行以下操作：通过所述计算芯片的状态机将所述核的测试数据传输给所述核，其中，测试数据是根据所述测试向量产生的；通过所述状态机获取所述核根据所述测试数据产生的结果数据；经由所述计算芯片的输出接口输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。

【技术实现步骤摘要】
芯片测试方法、计算芯片和数字货币挖矿机
本公开涉及芯片测试
，具体而言，涉及一种芯片测试方法、计算芯片和数字货币挖矿机。
技术介绍
数字货币一般是虚拟加密的，且为P2P(Peer-to-Peer)形式，例如比特币。数字货币的独特之处在于，它一般不依靠特定货币机构发行，而是依据特定算法通过大量运算来产生。例如，比特币交易使用整个P2P网络中众多节点构成的分布式数据库来确认并记录所有的交易行为，并使用密码学设计来确保安全性。使用数字货币挖矿机可以进行数字货币挖矿，其核心是根据挖矿机的运算能力来获得奖励，也就是说，数字货币挖矿机是工作量证明(proofofpower，POW)型的。对于数字货币挖矿机而言，其中计算芯片的算力(即，单位时间内的运算次数)和功耗(即，单位时间内完成同样次数的运算所消耗的电能)是决定其性能的至关重要的因素。在实践中，由于设计和制造的差异，不同的计算芯片往往具有不同的性能。为了充分利用计算芯片的性能来制造高效率的数字货币挖矿机，可以在同一挖矿机中尽量使用性能相同或相近的多个计算芯片。因而，有必要对计算芯片进行测试，进而进行筛选。例如，可以通过自动化测试设备(AutomaticTestEquipment，ATE)来对计算芯片进行测试和筛选。基于ATE的测试成本通常与测试时间密切相关，因此存在对于提高测试效率的需求，以降低测试成本。
技术实现思路
根据本公开的第一方面，提供了一种芯片测试方法，包括：经由待测的计算芯片的输入接口接收测试向量；针对所述计算芯片中的多个待测的核中的每个核，执行以下操作：通过所述计算芯片的状态机将所述核的测试数据传输给所述核，其中，测试数据是根据所述测试向量产生的；通过所述状态机获取所述核根据所述测试数据产生的结果数据；经由所述计算芯片的输出接口输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。根据本公开的第二方面，提供了一种计算芯片，包括：多个待测的核；以及顶层模块，所述顶层模块与多个待测的核通信地连接，所述顶层模块包括：输入接口，所述输入接口被配置为接收测试向量；状态机，所述状态机被配置为针对多个待测的核中的每个核，将所述核的测试数据传输给所述核，并获取所述核根据所述测试数据产生的结果数据，其中，测试数据是根据所述测试向量产生的；以及输出接口，所述输出接口被配置为输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。根据本公开的第三方面，提供了一种数字货币挖矿机，包括如上所述的计算芯片通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：图1示出了一种计算芯片的结构示意图；图2示出了一种芯片测试方法的示意图；图3示出了根据本公开的一示例性实施例的芯片测试方法的流程示意图；图4示出了根据本公开的一示例性实施例的计算芯片的结构示意图。注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的专利技术并不限于附图等所公开的位置、尺寸及范围等。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。具体实施方式现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的芯片测试方法和计算芯片是以示例性的方式示出，来说明本公开中的电路或方法的不同实施例，而并非意图限制。本领域的技术人员将会理解，它们仅仅说明可以用来实施本专利技术的示例性方式，而不是穷尽的方式。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。如图1和图2所示，一种计算芯片可以包括多个核100’以及顶层模块200’。其中，核100’可以被配置为用于数字货币挖矿过程中的具体计算。一般情况下，随着计算芯片中的核100’的数目的增多，其算力也相应增强，然而功耗也随之上升。在计算芯片中，核100’的数目可以为几十个、几百个甚至更多。顶层模块200’可以被配置为用于计算芯片的启动、通信、控制等操作。顶层模块200’具体可以包括用于实现芯片与外部通信的接口组件210’，用于执行逻辑操作的逻辑组件220’，用于提供时钟信号的时钟组件230’以及用于监测芯片中的电平、温度等物理量的监测组件240’，其中接口组件210’具体可以包括输入接口211’以及输出接口212’。当计算芯片中包括多个核100’时，不同的核100’的性能往往存在差异，而在一些筛片策略中，可能需要了解计算芯片中每个核100’的频率上限等性能参数。因此，通常有必要针对计算芯片中的每个核100’都进行测试，并根据各个核100’的结果数据得到整个计算芯片的测试结果。在一种测试方法中，可以在逻辑组件220’、时钟组件230’以及监测组件240’的控制下，将测试向量从输入接口211’输入计算芯片，由计算芯片根据测试向量来产生测试结果，然后通过输出接口212’输出测试结果。为了测试计算芯片中的不同的核100’，每次输入的测试向量可以具有不同的配置，使当前输入的测试向量用于测试当前期望测试的核100’。通过比较针对每个核100’所产生的测试结果与预期结果，可以了解相应的核100’的性能，进而根据多个核100’的性能了解计算芯片的性能。然而在上述测试方法中，一方面，输入接口211’以及输出接口212’与核100’之间通常是基于低速的通信协议来实现数据的交互的，因此在每个核100’的测试过程中，都需要花费大量的时间在通信上；另一方面，在不同的核100’的测试过程中，可能存在部分相同的处理或配置(例如，测试向量中与输入接口211’以及输出接口212’有关的配置、测试向量经由输入接口211’的输入处理、以及测试结果经由输出接口212’的输出处理等)，这些相同的处理或配置将会被大量地重复，导致测试效率较低，测试成本上升。本公开提出了一种芯片测试方法，在该方法中，可以通过设置在计算芯片中的状态机与核进行通信，从而对多个核进行测试。一方面，芯片内的状态机与核可以基于高速的通信协议来实现数据的交互，从而减少了测试过本文档来自技高网...

【技术保护点】
1.一种芯片测试方法，其特征在于，所述芯片测试方法包括：/n经由待测的计算芯片的输入接口接收测试向量；/n针对所述计算芯片中的多个待测的核中的每个核，执行以下操作：/n通过所述计算芯片的状态机将所述核的测试数据传输给所述核，其中，测试数据是根据所述测试向量产生的；/n通过所述状态机获取所述核根据所述测试数据产生的结果数据；/n经由所述计算芯片的输出接口输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。/n

【技术特征摘要】
1.一种芯片测试方法，其特征在于，所述芯片测试方法包括：
经由待测的计算芯片的输入接口接收测试向量；
针对所述计算芯片中的多个待测的核中的每个核，执行以下操作：
通过所述计算芯片的状态机将所述核的测试数据传输给所述核，其中，测试数据是根据所述测试向量产生的；
通过所述状态机获取所述核根据所述测试数据产生的结果数据；
经由所述计算芯片的输出接口输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。


2.根据权利要求1所述的芯片测试方法，其特征在于，在经由计算芯片的输入接口接收测试向量之后，所述芯片测试方法还包括：
所述测试向量将测试触发信号写入所述计算芯片的控制寄存器中，以启动所述计算芯片的测试；以及
所述测试向量将多个待测的核中的每个核的测试数据写入所述计算芯片的相应的测试数据寄存器中。


3.根据权利要求2所述的芯片测试方法，其特征在于，通过所述计算芯片的状态机将所述核的测试数据传输给所述核包括：
当所述状态机从所述控制寄存器获取到所述测试触发信号时，从与待测的第一个核相应的测试数据寄存器中读取所述第一个核的测试数据；以及
所述状态机将读取到的测试数据发送给所述第一个核。


4.根据权利要求3所述的芯片测试方法，其特征在于，通过所述计算芯片的状态机将所述核的测试数据传输给所述核还包括：
所述状态机判断最近向其发送测试数据的核是否为待测的最后一个核；
若是，所述状态机停止传输测试数据；
若否，所述状态机从与待测的下一个核相应的测试数据寄存器中读取所述下一个核的测试数据，并将读取到的测试数据发送给所述下一个核。


5.根据权利要求2所述的芯片测试方法，其特征在于，测试数据寄存器包括：
公用测试数据寄存器，公用测试数据寄存器被配置为存储至少两个核的测试数据中的共同部分；以及
专用测试数据寄存器，专用测试数据寄存器被配置为存储单个核的测试数据中的独立部分。


6.根据权利要求1所述的芯片测试方法，其特征在于，通过所述状态机获取所述核根据所述测试数据产生的结果数据包括：
通过所述状态机将所述核根据所述测试数据产生的结果数据写入到相应的结果数据寄存器中。


7.根据权利要求6所述的芯片测试方法，其特征在于，单个结果数据寄存器被配置为存储预设数目的核的测试结果，其中，所述预设数目与该结果数据寄存器的状态位的数目相等。


8.根据权利要求1所述的芯片测试方法，其特征在于，经由所述计算芯片的输出接口输出测试结果包括：
在完成多个待测的核中的所有核的测试之后，所述状态机产生输出信号，并由所述输出信号控制所述输出接口输出所述测试结果。


9.根据权利要求1所述的芯片测试方法，其特征在于，经由所述计算芯片的输出接口输出测试结果包括：
在完成多个待测的核中的所有核的测试之后，所述状态机在时钟信号的作用下控制所述输出接口输出所述测试结果；
其中，所述时钟信号是由所述计算芯片的时钟组件产生的。


10.根据权利要求1所述的芯片测试方法，其特征在于，经由所述计算芯片的输出接口输出测试结果包括：
当获取到输出触发信号时，所述输出接口读取结果数据并输出测试结果；
其中，所述输出触发信号是根据所述测试向量产生的。


11.一种计算芯片，其特征在于，所述计算芯片包括：
多个待测的核；以及
顶层模块，所述顶层模块与多个待测的核通信...

【专利技术属性】
技术研发人员：范志军，陈默，郭海丰，刘建波，杨作兴，
申请(专利权)人：深圳比特微电子科技有限公司，
类型：发明
国别省市：广东;44