一种集成电路测试装置制造方法及图纸

本实用新型专利技术提供一种集成电路测试装置，包括夹具头、测试针模、测试电路板、控制开关和电源。集成电路放置于测试针模上，测试针模内具有探针，测试电路板与探针电性连接。当夹具头处于第一位置时，控制开关与电源导通，并且夹具头压于测试针模上，使集成电路与探针电性导通，构成测试电路，此时集成电路处于测试状态，实现集成电路的测试。当夹具头处于第二位置时，控制开关与电源断开，集成电路与探针分离，且测试电路断开，此时集成电路处于未测试状态，集成电路中没有电流通过，避免了现有技术中集成电路与测试探针一直导通或者部分引脚导通而容易损坏探针和集成电路的问题，保护了集成电路，提高了集成电路的良率。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种测试装置，尤其涉及一种集成电路测试装置。
技术介绍
随着半导体集成电路特别是采用球栅陈列封装技术(即封装的输入/输出引脚的排列方式是栅格陈列，引脚端部为锡球)的BGA (Ball Grid Array, BGA) 和CSP (Chip Scale Package, CSP)集成电路朝高密度、小间距式发展，对其 测试的要求也越来越高。现有技术对BGA集成电路和CSP集成电路测试时， 一般采用探针(双头针或单头针)直接与测试PCB电路板接触连接或焊接，当 待测集成电路放入集成电路测试装置后，待测集成电路直接与探针导通，从而 实现测试功能。现有技术集成电路测试装置的缺点在于，在使用过程中集成电路直接与探 针导通，探针通电后氧化，容易使探针损坏；同时可能使集成电路的部分引脚 导通，影响集成电路产品质量，甚至损坏集成电路，从而降低了产品的良率。 此外，由于各种加工精度误差的累积，导致该集成电路测试装置的接触不良， 增加维修成本。
技术实现思路
本技术要解决的技术问题是，提供一种集成电路测试装置，能够保护 探针和集成电路，提高集成电路的良率。为了解决上述技术问题，本技术提供一种集成电路本文档来自技高网...

【技术保护点】
一种集成电路测试装置，包括夹具头、测试针模、测试电路板和电源，集成电路放置于所述测试针模上，所述测试针模内具有探针，所述测试电路板与探针电性连接，其特征在于：所述集成电路测试装置还包括控制开关，当所述夹具头处于第一位置时，所述夹具头压于测试针模上，所述控制开关与电源导通，所述集成电路与探针之间电性连接；当所述夹具头处于第二位置时，所述控制开关与电源断开，所述集成电路与探针分离。

【技术特征摘要】

【专利技术属性】
技术研发人员：李立，黄镇生，
申请(专利权)人：比亚迪股份有限公司，
类型：实用新型
国别省市：94[中国|深圳]