考虑时间和精度的TDD-LTE设备的同步保持方法及系统技术方案

本发明专利技术提供一种TDD‑LTE设备的同步保持方法及系统，方法包括在能接收到GPS信号的情况下，CPLD记录每个秒脉冲信号，并获取校准值存储；同时，时钟芯片依据参考时钟信号对秒脉冲信号进行校准同步，输出第一同步秒脉冲信号；在接收不到GPS信号的情况下，处理器依据预设策略，从时钟芯片获取第一同步秒脉冲信号进行同步，或者从CPLD获取第二同步秒脉冲信号进行同步，或者从CPLD获取第三同步秒脉冲信号进行同步；其中，通过空口同步方式获取第二同步秒脉冲信号；CPLD依据其记录的最后一个秒脉冲信号以及校准值，输出第三同步秒脉冲信号。实现在无GPS信号的情况下同样能够保证设备的同步。

【技术实现步骤摘要】
考虑时间和精度的TDD-LTE设备的同步保持方法及系统本案是以申请号为201711372820.3，申请日为2017年12月19日，名称为《一种TDD-LTE设备的同步保持方法及系统》的专利申请为母案的分案申请。
本专利技术涉及TDD-LTE网络运用领域，具体说的是一种考虑时间和精度的TDD-LTE设备的同步保持方法及系统。
技术介绍
随着4G网络迅速发展，特别是中国移动对TDD-LTE网络的大力发展，使得TDD-LTE制式延伸出许多相关的新产品，比如TDD-LTE的定位产品、TDD-LTE的围栏产品、TDD-LTE的应急通信车、帧码基站等。TDD-LTE网络要求基站与基站之间要同步，基站与终端之间也要同步。TD-LTE是TDD系统，若基站间时间不同步，会导致上下行交叉时隙干扰，严重影响网络性能，因此基站间必须同步。同步分为时间同步和时钟同步，时钟同步主要是指地面时钟同步和射频载波同步。TDD-LTE网络即要频率同步又要时间同步，TDD-LTE的时间同步主要是指物理层的OFDM符号对齐，SFN对齐以及上下行切换对齐。目前的同步技术主要有四种：第一种是基于TDM的，主要有PDH/SDH/SONET，这种方式主要用于时钟同步；第二种是基于PTN的，主要有同步以太、TOP、1588v2，同步以太和TOP只能做频率同步，而1588v2如果授时精度够高的情况下能即做频率同步又做时间同步；第三种是基于全球定位系统，主要指的是GPS或者北斗，目前这种方式做时间同步的精度是最高的，大量运用于TDD-LTE的网络系统中；第四种是空口同步，主要针对TDD-LTE系统的，基站可以接收邻区的空口信号，解析出SFN和SF，根据SFN和SF做同步，如图1的同步源基站与GPS同步，基站1和基站2就是利用空口信号与同步源基站同步，这种方式也称之为sniffer模式。目前TDD-LTE的相关产品做同步主要依靠GPS同步和sniffer同步，如图2所示，图中处理器左侧就是GPS同步，处理器右侧就是sniffer空口同步。而像围栏产品、定位产品以及应急通信车，经常会出入一些环境比较复杂的地方，可能设备会接收不到GPS信号或者邻区的下行信号，这样就没办法利用GPS或者sniffer进行同步，系统就没办法正常的运行，此时就需要一款可以替代GPS或者sniffer来产生1pps脉冲或者SFN指示来维持设备的正常运行。
技术实现思路
本专利技术所要解决的技术问题是：提供一种TDD-LTE设备的同步保持方法及系统，实现在无GPS信号的情况下同样能够保证设备的同步。为了解决上述技术问题，本专利技术采用的技术方案为：一种TDD-LTE设备的同步保持方法，包括：在能接收到GPS信号的情况下，将依据GPS信号产生的秒脉冲信号分别发送至时钟芯片和CPLD；CPLD记录每个所述秒脉冲信号，并依据每个所述秒脉冲信号之间的计数值获取校准值后存储；同时，时钟芯片依据参考时钟信号对所述秒脉冲信号进行校准同步，输出与所述秒脉冲信号对齐的第一同步秒脉冲信号；在接收不到GPS信号的情况下，处理器依据预设策略，从时钟芯片获取所述第一同步秒脉冲信号进行同步，或者从CPLD获取第二同步秒脉冲信号进行同步，或者从CPLD获取第三同步秒脉冲信号进行同步；其中，通过获取邻区的空口信号同步得到触发信号，然后CPLD依据其存储的所述校准值对所述触发信号进行校准同步，输出与所述秒脉冲信号对齐的第二同步秒脉冲信号；其中，所述CPLD依据其记录的最后一个秒脉冲信号，以及所述校准值，输出与所述秒脉冲信号对齐的第三同步秒脉冲信号。本专利技术提供的另一个技术方案为：一种TDD-LTE设备的同步保持系统，包括：时钟芯片，用于接收依据GPS信号产生的秒脉冲信号；以及依据参考时钟信号对所述秒脉冲信号进行校准同步，输出与所述秒脉冲信号对齐的第一同步秒脉冲信号；CPLD，用于接收依据GPS信号产生的秒脉冲信号；以及记录每个所述秒脉冲信号，并依据每个所述秒脉冲信号之间的计数值获取校准值后存储；以及依据其存储的所述校准值对通过获取邻区的空口信号同步得到的触发信号进行校准同步，输出与所述秒脉冲信号对齐的第二同步秒脉冲信号；以及依据其记录的最后一个秒脉冲信号，以及所述校准值，输出与所述秒脉冲信号对齐的第三同步秒脉冲信号；处理器，用于在接收不到GPS信号的情况下，依据预设策略，从时钟芯片获取所述第一同步秒脉冲信号进行同步，或者从CPLD获取第二同步秒脉冲信号进行同步，或者从CPLD获取第三同步秒脉冲信号进行同步。本专利技术的有益效果在于：本专利技术的时钟芯片能基于GPS信号产生的秒脉冲信号进行校准同步输出与其同步的第一同步秒脉冲；同时，还将通过CPLD在能获取邻区空口信号的情况下利用空口同步获取第二同步秒脉冲，在无法获取邻区空口信号的情况下，利用自身计数器获取第三同步秒脉冲。能够实现设备在接收不到GPS信号的特定场景下，能够依据预设的策略，灵活的选取第一同步秒脉冲或第二同步秒脉冲或第三同步秒脉冲进行同步，保证设备的正常运行，且还能够保证同步的精度。附图说明图1为现有技术的空口同步原理示意图；图2为现有技术的TDD-LTE设备同步过程的信息交互示意图；图3为本专利技术的TDD-LTE设备的同步保持方法的流程示意图；图4为本专利技术实施例一的TDD-LTE设备的同步保持方法的流程示意图；图5为本专利技术实施例一中时钟芯片实现第一1PPS输出的信号交互示意图；图6为本专利技术实施例一中CPLD获取校准值以及基于校准值进行同步维持的信号交互示意图；图7为本专利技术实施例三中通过时钟芯片实现秒脉冲输出的结构组成以及信号交互示意图；图8为本专利技术实施例三中CPLD实现秒脉冲输出的结构组成以及信号交互示意图；图9为本专利技术实施例三中保持切换动作的流程示意图。具体实施方式为详细说明本专利技术的
技术实现思路
、所实现目的及效果，以下结合实施方式并配合附图予以说明。本专利技术最关键的构思在于：基于GPS信号产生的秒脉冲信号，通过时钟芯片获取第一同步秒脉冲信号，通过CPLD获取第二同步秒脉冲信号和第三同步秒脉冲信号，供设备在接收不到GPS信号时能灵活的选择其一用于保持精准的同步。本专利技术涉及的技术术语解释:请参照图3，本专利技术提供一种TDD-LTE设备的同步保持方法，包括：在能接收到GPS信号的情况下，将依据GPS信号产生的秒脉冲信号分别发送至时钟芯片和CPLD；CPLD记录每个所述秒脉冲信号，并依据每个所述秒脉冲信号之间的计数值获取校准值后存储；同时，时钟芯片依据参考时钟信号对所述秒脉冲信号进行校准同步，输出与所述秒脉冲信号对齐的第一同步秒脉冲信号；在接收不到GPS信号的情况下，处理器依据预设策略，从时钟芯片获取所述第一同步秒脉冲信号进行同步，或者从CPLD获取第二同步秒脉冲信号进行同步，或者从CPLD获取第三同步秒脉冲信号进行同步；其中，通本文档来自技高网...

【技术保护点】
1.一种考虑时间和精度的TDD-LTE设备的同步保持方法，其特征在于，包括：/n在能接收到GPS信号的情况下，将依据GPS信号产生的秒脉冲信号分别发送至时钟芯片和CPLD；CPLD记录每个所述秒脉冲信号，并依据每个所述秒脉冲信号之间的计数值获取校准值后存储；同时，时钟芯片依据参考时钟信号对所述秒脉冲信号进行校准同步，输出与所述秒脉冲信号对齐的第一同步秒脉冲信号；/n在接收不到GPS信号的情况下，处理器依据预设同步策略，从时钟芯片获取所述第一同步秒脉冲信号进行同步，或者从CPLD获取第二同步秒脉冲信号进行同步，或者从CPLD获取第三同步秒脉冲信号进行同步；/n所述同步策略依据需求自定义地设置，包括自动或手动切换同步方式；/n所述预设同步策略综合考量同步精度：GPS同步＞空口同步＞时钟芯片同步＞CPLD计数同步；以及实现同步信号输出所需时长：GPS同步＜空口同步＜CPLD计数同步＜时钟芯片同步来制定；/n其中，通过获取邻区的空口信号同步得到触发信号，然后CPLD依据其存储的所述校准值对所述触发信号进行校准同步，输出与所述秒脉冲信号对齐的第二同步秒脉冲信号；/n其中，所述CPLD依据其记录的最后一个秒脉冲信号，以及所述校准值，输出与所述秒脉冲信号对齐的第三同步秒脉冲信号。/n...

【技术特征摘要】
1.一种考虑时间和精度的TDD-LTE设备的同步保持方法，其特征在于，包括：
在能接收到GPS信号的情况下，将依据GPS信号产生的秒脉冲信号分别发送至时钟芯片和CPLD；CPLD记录每个所述秒脉冲信号，并依据每个所述秒脉冲信号之间的计数值获取校准值后存储；同时，时钟芯片依据参考时钟信号对所述秒脉冲信号进行校准同步，输出与所述秒脉冲信号对齐的第一同步秒脉冲信号；
在接收不到GPS信号的情况下，处理器依据预设同步策略，从时钟芯片获取所述第一同步秒脉冲信号进行同步，或者从CPLD获取第二同步秒脉冲信号进行同步，或者从CPLD获取第三同步秒脉冲信号进行同步；
所述同步策略依据需求自定义地设置，包括自动或手动切换同步方式；
所述预设同步策略综合考量同步精度：GPS同步＞空口同步＞时钟芯片同步＞CPLD计数同步；以及实现同步信号输出所需时长：GPS同步＜空口同步＜CPLD计数同步＜时钟芯片同步来制定；
其中，通过获取邻区的空口信号同步得到触发信号，然后CPLD依据其存储的所述校准值对所述触发信号进行校准同步，输出与所述秒脉冲信号对齐的第二同步秒脉冲信号；
其中，所述CPLD依据其记录的最后一个秒脉冲信号，以及所述校准值，输出与所述秒脉冲信号对齐的第三同步秒脉冲信号。


2.如权利要求1所述的考虑时间和精度的TDD-LTE设备的同步保持方法，其特征在于，所述预设同步策略为：
在能获取到邻区的空口信号的情况下，通过获取所述第二同步秒脉冲信号进行同步；
在获取不到邻区的空口信号的情况下，优先通过获取所述第一同步秒脉冲信号进行同步；在也无法获取到所述第一同步秒脉冲信号时，再通过获取所述第三同步秒脉冲信号进行同步。


3.如权利要求1所述的考虑时间和精度的TDD-LTE设备的同步保持方法，其特征在于，所述时钟芯片依据参考时钟信号对所述秒脉冲信号进行校准同步，输出与所述秒脉冲信号对齐的第一同步秒脉冲信号，具体为：
时钟芯片接收所述秒脉冲信号和恒温晶振输出的参考时钟信号；
时钟芯片以所述参考时钟信号为参考，通过不断训练所述秒脉冲信号来调整自身的数字锁相环，使其输出与所述秒脉冲信号频率同步、相位同步的第一同步秒脉冲信号。


4.如权利要求1所述的考虑时间和精度的TDD-LTE设备的同步保持方法，其特征在于，所述CPLD记录每个所述秒脉冲信号，并依据每个所述秒脉冲信号之间的计数值获取校准值后存储，具体为：
CPLD将恒温晶振输出的参考时钟信号作为主时钟，通过所述主时钟记录接收到的每个秒脉冲信号之间的计数值，并记录每个秒脉冲信号的相位位置；
在校准时间到达后，获取所述计数值存储至FLASH中作为校准值。


5.如权利要求4所述的考虑时间和精度的TDD-LTE设备的同步保持方法，其特征在于，所述CPLD依据其记录的最后一个秒脉冲信号，以及所述校准值，输出与所述秒脉冲信号对齐的第三同步秒脉冲信号，具体为：
CPLD依据其记录的最后一个秒脉冲信号的相位位置，以及从FLASH中获取的校准值输出与GPS模块的秒脉冲信号对齐的第三同步秒脉冲。

【专利技术属性】
技术研发人员：卓新疆，
申请(专利权)人：安科讯福建科技有限公司，
类型：发明
国别省市：福建;35