半导体封装制造技术

本发明专利技术提供了一种半导体封装，该半导体封装包括至少一个功能晶粒、至少一个虚拟晶粒和重分布层(RDL)结构，其中，所述虚拟晶粒不含有有源电路并且包括至少一个金属‑绝缘体‑金属(MIM)电容器，所述重分布层(RDL)结构用于将MIM电容器互连到至少一个功能晶粒。

【技术实现步骤摘要】
半导体封装
本公开总体上涉及半导体封装领域，更具体地，涉及具有至少一个虚拟(dummy)金属-绝缘体-金属(metal-insulator-metal，MIM)电容器晶粒(die)的半导体封装。
技术介绍
通常地，通过将集成电路(integratedcircuit，IC)物理地以及电气地耦接到封装基板，可以将它们组装成为封装。一个或多个IC或IC封装可以物理地和电气地耦接到印刷电路板(printedcircuitboard，PCB)以形成电子组件。在形成常规IC封装时，通常包含虚拟晶粒(dummydie)，以减小翘曲(warpage)并减轻负载效应(loadingeffect)。虚拟晶粒和功能晶粒(functionaldie)被模制在一起以形成重构晶圆(reconstructedwafer)。在形成连接到功能晶粒的重分布层(redistributionlayer，RDL)之后，重构晶圆被分割成多个IC封装。每个IC封装中的虚拟晶粒与功能晶粒并行放置。随着诸如处理器的高性能IC的内部电路以越来越高的时钟频率运行，电源线和地线中的噪声越来越多地达到不可接受的程度。例如，由于电感性和电容性寄生而产生此类噪声。为了减少这种噪声，通常使用被称为去耦电容器或旁路电容器的电容器，来向电路提供稳定的信号或稳定的电源。另外，随着电子设备的不断发展，越来越需要在减小的电感时有更大的电容，用于去耦、功率衰减和供电。此外，需要一种不对各种类型的封装连接器造成干扰并且不会将行业限制在某些器件尺寸和组装密度的电容解决方案。因此，在电子设备及其封装的制造和操作中，本领域中需要一种替代的电容解决方案。
技术实现思路
本专利技术的目的是提供一种改进的半导体封装，其具有至少一个虚拟MIM电容器晶粒，以解决上述现有技术的问题或缺点。本专利技术的一个方面提供了一种半导体封装，该半导体封装包括至少一个功能晶粒、至少一个虚拟晶粒以及重分布层(RDL)结构。虚拟晶粒不含有有源电路，并且包括至少一个无源电路组件。重分布层(RDL)结构用于将无源电路组件互连到至少一个功能晶粒。根据一些实施例，至少一个无源电路组件包括金属-绝缘体-金属(MIM)电容器。根据一些实施例，至少一个功能晶粒和至少一个虚拟晶粒并排布置在RDL结构上。根据一些实施例，至少一个功能晶粒和至少一个虚拟晶粒被模塑料封装和包围。根据一些实施例，RDL结构通过多个第一连接组件电连接到封装基板。根据一些实施例，多个第二连接组件设置在封装基板的下表面上。根据一些实施例，RDL结构包括电介质层和扇出布线层，该扇出布线层将至少一个虚拟晶粒与至少一个功能晶粒互连。根据一些实施例，MIM电容器包括电容器底部金属、电容器顶部金属以及在电容器底部金属和电容器顶部金属之间的绝缘体层。根据一些实施例，半导体封装还包括安装在封装基板的上表面上的加强环。或者半导体封装还包括安装在封装基板的上表面上的金属盖，金属盖通过热界面材料(thermalinterfacematerial，TIM)与至少一个虚拟晶粒和至少一个功能晶粒热接触。根据一些实施例，半导体封装还包括安装在封装基板的上表面上的至少一个晶粒侧电容器。根据一些实施例，半导体封装还包括安装在封装基板的下表面上的至少一个焊盘侧电容器。通过本专利技术的虚拟晶粒，可以改善半导体封装的电源完整性(powerintegrity，PI)、减少翘曲并减轻诸如化学机械抛光(chemicalmechanicalpolishing，CMP)或电镀工艺等半导体工艺中的负载效应。在阅读了以下在各个附图和附图中示出的优选实施例的详细说明之后，本专利技术的这些和其他目的对于本领域普通技术人员无疑将变得显而易见。附图说明附图被包括进来以提供对本专利技术的进一步理解，附图被结合在本说明书中并构成本说明书的一部分。附图示出了本专利技术的实施例，并且与说明书一起用于解释本专利技术的原理。在附图中：图1是示出根据本专利技术的一个实施例的具有多个功能晶粒和虚拟晶粒的扇出型SiP的示例性布局的示意性俯视透视图；图2是沿图1中的线I-I’截取的示意性截面图；图3是根据一个实施例的如图2所示的示例性虚拟MIM电容器晶粒的放大图；图4是示出根据另一实施例的具有虚拟MIM电容器晶粒和金属盖的扇出型SiP的示意性截面图；图5示出了根据另一实施例的具有多个功能晶粒和多个虚拟晶粒的扇出型SiP的另一示例性布局；图6示出了根据另一实施例的具有多个功能晶粒和多个虚拟晶粒的扇出型SiP的示例性布局。具体实施方式在下面对本专利技术的实施例的详细描述中，参考了附图，这些附图构成本专利技术的一部分，并且在附图中通过图示的方式示出了可以实践本公开内容的特定的优选实施例。对这些实施例进行了详细的描述以使本领域普通技术人员能够实践这些实施例。应当理解，也可以利用其他实施例，并且可以在不脱离本专利技术的精神和范围的情况下进行机械的、化学的、电气的和过程上的改变。因此，以下详细描述不应被理解为限制性的，本专利技术的实施例的范围仅由所附权利要求限定。将理解的是，当组件或层被称为与另一组件或层是“位于之上”、“连接至”或“耦接至”时，其可以是直接地“位于之上”、“连接至”或“耦接至”，或者可以存在中间组件或层。相反，当组件被称为“直接在”另一组件或层“上”、“直接连接至”或“直接耦接至”另一组件或层时，则不存在中间组件或层。在全文中，相同的标号表示相同的组件。如本文所使用的，术语“和/或”包括一个或多个相关联列出条目中的任何一个和所有组合。本公开涉及具有至少一个功能晶粒和至少一个虚拟晶粒的半导体封装。例如，根据一个实施例，公开了一种扇出型(fan-out)系统封装(system-in-package，SiP)，其包括封装在一个外壳内的至少一个功能晶粒和至少一个虚拟晶粒。根据本公开的实施例，扇出型SiP中的虚拟晶粒没有有源电路，并且包括无源电路组件，诸如电容器、电感器或电阻器。例如，电容器是金属-绝缘体-金属(metal-insulator-metal，MIM)电容器。虚拟晶粒(或虚拟MIM电容器晶粒)用于改善半导体封装的电源完整性(powerintegrity，PI)、减少翘曲并减轻在诸如化学机械抛光(chemicalmechanicalpolishing，CMP)或电镀工艺等半导体工艺中的负载效应(loadingeffect)。请参考图1和图2。图1是示意性俯视透视图，示出了根据本专利技术的一个实施例的具有多个功能晶粒和虚拟晶粒的扇出型SiP1的示例性布局。图2是沿图1中的线I-I’截取的示意性截面图。如图1和图2所示，扇出型SiP1包括以并排方式(sidebyside)布置在封装基板100上的多个功能晶粒11、12和13。多个功能晶粒11、12和13可以具有各种尺寸。在功能晶粒12和功能晶粒13之间设置有不具有任何有源电路组件(例如MOS晶体管)的虚拟晶本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：/n至少一个功能晶粒；/n不含有有源电路的至少一个虚拟晶粒，其中，所述至少一个虚拟晶粒包括至少一个无源电路组件；以及/n重分布层RDL结构，用于将所述至少一个无源电路组件互连到所述至少一个功能晶粒。/n

【技术特征摘要】
20190515 US 62/848,066;20200507 US 16/869,5741.一种半导体封装，包括：
至少一个功能晶粒；
不含有有源电路的至少一个虚拟晶粒，其中，所述至少一个虚拟晶粒包括至少一个无源电路组件；以及
重分布层RDL结构，用于将所述至少一个无源电路组件互连到所述至少一个功能晶粒。


2.根据权利要求1所述的半导体封装，其特征在于，所述至少一个无源电路组件包括金属-绝缘体-金属MIM电容器。


3.根据权利要求1所述的半导体封装，其特征在于，所述至少一个功能晶粒和所述至少一个虚拟晶粒并排布置在所述RDL结构上。


4.根据权利要求1所述的半导体封装，其特征在于，所述至少一个功能晶粒和所述至少一个虚拟晶粒被模塑料密封和包围。


5.根据权利要求1所述的半导体封装，其特征在于，所述RDL结构通过多个第一连接组件电连接至封装基板。


6.根据权利要求5所述的半导体封装，其特征在于，多个第二连接组件设置在所述封装基板的下表面上。


7.根据权利要求1所...

【专利技术属性】
技术研发人员：苏耀群，陈志清，彭逸轩，林仪柔，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71