半导体封装制造技术

本发明专利技术提供了一种半导体封装，该半导体封装包括至少一个功能晶粒、至少一个虚拟晶粒和重分布层(RDL)结构，其中，所述虚拟晶粒不含有有源电路并且包括至少一个金属‑绝缘体‑金属(MIM)电容器，所述重分布层(RDL)结构用于将MIM电容器互连到至少一个功能晶粒。

【技术实现步骤摘要】
半导体封装
本公开总体上涉及半导体封装领域，更具体地，涉及具有至少一个虚拟(dummy)金属-绝缘体-金属(metal-insulator-metal，MIM)电容器晶粒(die)的半导体封装。
技术介绍
通常地，通过将集成电路(integratedcircuit，IC)物理地以及电气地耦接到封装基板，可以将它们组装成为封装。一个或多个IC或IC封装可以物理地和电气地耦接到印刷电路板(printedcircuitboard，PCB)以形成电子组件。在形成常规IC封装时，通常包含虚拟晶粒(dummydie)，以减小翘曲(warpage)并减轻负载效应(loadingeffect)。虚拟晶粒和功能晶粒(functionaldie)被模制在一起以形成重构晶圆(reconstructedwafer)。在形成连接到功能晶粒的重分布层(redistributionlayer，RDL)之后，重构晶圆被分割成多个IC封装。每个IC封装中的虚拟晶粒与功能晶粒并行放置。随着诸如处理器的高性能IC的内部电路以越来越高的时钟频率运行，电源线和地线中的噪本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：/n至少一个功能晶粒；/n不含有有源电路的至少一个虚拟晶粒，其中，所述至少一个虚拟晶粒包括至少一个无源电路组件；以及/n重分布层RDL结构，用于将所述至少一个无源电路组件互连到所述至少一个功能晶粒。/n

【技术特征摘要】
20190515 US 62/848,066;20200507 US 16/869,5741.一种半导体封装，包括：
至少一个功能晶粒；
不含有有源电路的至少一个虚拟晶粒，其中，所述至少一个虚拟晶粒包括至少一个无源电路组件；以及
重分布层RDL结构，用于将所述至少一个无源电路组件互连到所述至少一个功能晶粒。


2.根据权利要求1所述的半导体封装，其特征在于，所述至少一个无源电路组件包括金属-绝缘体-金属MIM电容器。


3.根据权利要求1所述的半导体封装，其特征在于，所述至少一个功能晶粒和所述至少一个虚拟晶粒并排布置在所述RDL结构上。


4.根据权利要求1所述的半导体封装，其特征在于，所述至少一个功能晶粒和所述至少一个虚拟晶粒被模塑料密封和包围。


5.根据权利要求1所述的半导体封装，其特征在于，所述RDL结构通过多个第一连接组件电连接至封装基板。


6.根据权利要求5所述的半导体封装，其特征在于，多个第二连接组件设置在所述封装基板的下表面上。


7.根据权利要求1所...

【专利技术属性】
技术研发人员：苏耀群，陈志清，彭逸轩，林仪柔，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71