电路及测试方法技术

电路（１００）包含内部测试电路（１５０），当它们接收到第一电平（７１）和第二电平（７２）的信号时检验输入单元（１３０）工作是否正确。测试电路（１６０）由仅在进行测试时才消耗功率的第一和第二逻辑（１１０，１２０）组成。因此该测试电路（１６０）的功耗降低。可以以逻辑“或”的功能并联晶体管的组合方便地构成第一和第二逻辑（１１０，１２０）。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及集成电路，尤其涉及具有内部测试电路的。集成电路制造过程中的测试构成这种电路成本中的很大部分。测试确保只有无缺陷的电路被发货。对每一个电路进行测试(例行测试)，或对选择的电路进行测试(抽样测试)。例如，在典型的例行测试中，对电路的输入单元下进行测试。当电路的所有输入单元读入标准电平的输入信号并提供正确的中间信号时，该测试结果为正(通过)。当至少有一个输入单元未提供正确的中间信号时，该测试的结果为负(失败)。通常并不要求确定哪一个输入单元失效。除了其它许多东西外，几类集成电路(例如CMOS，TTL，ECL)的特征还在于其输入及输出信号的标准电平。经常要求不同种类间信号电平的兼容性并要进行例行测试。第一类的器件(例如CMOS器件)能接受来自第二类(例如TTL器件)器件的信号，或者反之。例如，CMOS器件能正确地读取来自于TTL器件的输入信号。已知业界有许多测试方法，例如边界扫描方法，内部自测试及其它方法。取决于所要求的测试的复杂性，测试的成本与额外的硅材料、测试时间、测试设备及其它因素有关。本专利技术试图提供能减少或避免上述缺点及其它缺点的测试方案及测试方法。附图说明图1是定义信号电平的简化信号电平图；图2是根据本专利技术的电路的简化方框图；图3是根据本专利技术的测试方法的简化流程图；图4-6是本专利技术的优选实施方式中图2电路的简化电路图，其中图4表示一个控制电路；图5表示第一逻辑；及图6表示第二逻辑。图1是用于定义信号电平的简化信号电平图。线75上纵向表示电压V。线75右方的面积表示电平。允许的电平是表示逻辑状态(例如“1”和“0”)的第一电平71和第二电平72(剖面线)。在禁止的第三电平73，其所代表的逻辑状态不确定。例如，电路应正确的把第一电平71的信号认作逻辑“1”，把第二电平72的信号认作逻辑’“0”。第一阈值81属于第一电平71，第二阈值82属于第二电平72。阈值81和83位于禁止的第三电平73的边界。假定电压V沿着箭头方向增加，则第一阈值81是第一电平71的最小电压，第二阈值82是第二电平72的最大电压。例如(但不仅限于此)，根据本专利技术的测试方法可以验证，CMOS电路正确地读2.0v(阈值81，“1”)及0.8v(阈值82，“0”)的TTL电平的输入信号。图2是根据本专利技术的电路100的简化方框图。图中及其描述中，用下标i(i＝1-N)表示N个元素及信号。图2中，标号70、90、130、131、132、111、121及151具有下标i，表示有N个之多。具有N个信号的总线115、125、155及具有4位的总线146用比单一位线116及126粗的线表示。电路100由N个输入单元130i(下文中单元130i)、测试电路160(虚线框)及核心电路150组成。测试电路160与核心电路150是独立的；对于本专利技术，核心电路150并不重要。因此，本专利技术并不仅限于具有特定功能的电路。电路100可以是任何集成电路，例如信号处理电路、逻辑部件、微处理器或任何其它的具有多个输入的电路。单元130i具有用于接收第一信号70i(下文中的Ini)的输入端131i及用于提供第二信号90i(下文中的Si)的输出端132i。虽然单元130i这里被说成是输入部件，但术语“单元”可以包含提供第二信号Si的其它电路。熟练的技术人员可以把本专利技术应用于具有内部信号通路能被作为输出132i的其它电路上。第一信号Ini具有用第一电平171和第二电平172表示的逻辑状态；第二信号Si具有可能与电平71和72相同或不同的其它电平表示的逻辑状态。正确的工作单元130i把第一信号Ini正确地转换成第二信号Si而不改变其信息(例如逻辑上Si＝Ini)。该转换器可以由反向器(例如Si＝NEG(Ini))组成，但是转换后的信息保持不变。单元130i的输出132i通过总线155连接到核心电路150的输入151i。测试电路160确定单元130i工作是否正确。换句话说，测试电路160检测不正确的工作单元130i的存在。或者说，测试电路160检测是否所有单元130i都把第一信号Ini正确的转换成第二信号Si。下面，下标k、x和y用来表示失效单元130k、130x和130y。测试电路由第一逻辑110、第二逻辑120与控制电路140组成。电路100具有连接到控制电路140(通过总线146)的控制接口101。单元130i的输出132i通过总线115连接到第一逻辑110的输入111i及通过总线125连接到第二逻辑120的输入121i。第一逻辑110通过第一线116连接到控制电路140。第二逻辑120通过第二线126连接到控制电路140。由控制电路140提供给控制接口101的信号或由控制接口101提供给控制电路140的信号统称为第三控制信号143。在线116和126上，控制电路140分别提供第一控制信号119(下文表示为ComH)和第二控制信号129(下文表示为ComL)。ComH和ComL最好是二进制或三态信号。第一逻辑110和第二逻辑120接收N个第二信号Si。在第一逻辑110和第二逻辑120中，对第二信号Si进行逻辑相关(例如“或”)。该逻辑运算的结果通过调制信号ComH和ComL送到控制电路140。使用“调制(modify)”一词的意图是表示第一逻辑110和第二逻辑120分别改变ComH和ComL的逻辑状态，或保持逻辑状态不变。当要求测试时，控制电路140提供ComH和ComL。控制电路140提供这样电位的ComH和ComL，使得它们能分别被第一逻辑110和第二逻辑120调制。这被称为术语“选中一个逻辑”。当不要求进行测试时，控制电路140把线116和126拉到这样的电压，使逻辑110和120不消耗功率(“不选”)。这可以通过例如把线116和126拉到特定的参考电平或使载有ComH，ComL的线116和126浮动来实现。这是本专利技术的一个优点。当电路100在生产过程中被测试时，第一逻辑110和第二逻辑120被选中。在电路100被成功的测试之后正常的工作中，第一逻辑110和第二逻辑120不被选中，不消耗功率。为了进一步解释，信号的第一逻辑状态被简称为逻辑“1”，第二逻辑状态被简称为逻辑“0”。这种假定便于解释，但对本专利技术并不是必要的。为了解释根据本专利技术的测试方法，使用术语“图案”很方便。对于正确的工作单元定义图案为(1)第一图案是N个第一信号Ini的组合，这样对于正常工作，所有第二信号Si(i＝1-N)为逻辑“1”。取决于各个单元130i的功能，可以同时施加被置于逻辑“1”或逻辑“0”的第一信号Ini，可以用第一电平71或第二电平72表示。(2)第2图案是N个第一信号Ini的组合，这样对于正常工作，所有第二信号Si(i＝1-N)为逻辑“0”。取决于各个单元130i的功能，可以同时施加被置于逻辑“1”或逻辑“0”的第一信号Ini，可以用第一电平71或第二电平72表示。当两个图案被加到单元130i后，单元130i接收到第一电平71和第二电平72的Ini。次序并不重要，单元130i能首先接收到电平71和其后的第二电平72，或者反之。第一和第二图案的逻辑状态最好互补。熟练的技术人员能提供第一和第二图案。例如，用所有的第一信号Ini都置于用第一阈值81来代表本文档来自技高网...

【技术保护点】
一种具有多个输入单元及用于测试所述输入单元工作正确与否的测试电路的电路，所述电路的特点在于：在所述电路测试期间，所述输入单元相继接收第一信号的第一图案和第二图案，所述图案使所述输入单元接收在第一阈值和在第二阈值的第一信号，因此当施加 所述图案之一时，正常的输入工作单元提供具有相同逻辑状态的第二信号；在所述测试电路中，控制电路相继给第一逻辑提供第一控制信号，给第二逻辑提供第二控制信号；以及使所述的多个所述第二信号与所述第一逻辑和所述第二逻辑相关，并且来自于工作不正 确的输入单元的任何第二信号都改变所述第一控制信号或所述第二控制信号，因此至少具有一个工作不正常的输入单元的电路被检测出来。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：乌迪巴勒尔，堡兹莎哈，阿杜勒乌尼，
申请(专利权)人：摩托罗拉公司，
类型：发明
国别省市：US[美国]