具有确切的自诊断功能的半导体集成电路装置制造方法及图纸

半导体动态随机存取存储装置，在ＷＥ／ＣＡＳ－Ｂｅｆｏｒｅ－ＲＡＳ时刻进入测试模式，在有超电压（ＳＶ）情况下有选择性地执行自诊断功能，当超电压作用在信号管脚（Ｔ１１）上时，超电压检测电路（２４ａ）检查电压电平是否超过正电源电压（Ｖ↓［ｄｄ］），并传送一个表示超电压检测的控制信号到测试控制信号发生电路（２４ｂ），以产生一个测试进入信号（ＴＥＳＴ１／ＴＥＳＴ２）并通过选择器（２４ｃ）进入数据管脚，以使工作人员能确认进入自诊断功能。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路装置，更确切是指一种具有确切的自诊断功能的半导体电路装置。诸如半导体存储装置的半导体集成电路装置，除具有数据写入功能和读出功能的标准模式，还具有自诊断功能的测试模式，当需要自诊断功能时，该半导体存储装置进入测试模式，并检查元件是否有缺陷，为判断是否要求自诊断，在半导体存储装置中置入测试模式进入电路，数据写入和读出功能的执行模式为标准模式。附图说明图1给出测试模式进入电路的典型例子，半导体存储装置安装在半导体芯片1上，存储单元(未示出)和周边电路集成在半导体芯片1上，多个信号管脚与周边电路连接，其中信号管脚T1由地址缓冲电路2和已有技术测试模式进入电路3共用，地址信号A11和自诊断模式请求信号SV输入信号管脚T1，地址信号A11的电压在最大额定电压下变化，请求信号SV可有超过最大额定电压的电平，上述的超出最大额定电压的电平称为“超电压”。测试模式进入电路3包括一超电压检测电路3a和一测试控制信号发生电路3b，该超电压检测电路3a连在信号管脚T1和测试控制信号发生电路3b之间，超电压检测电路3a从地址信号A11中鉴别出请求信号SV，并输出一控制信号SVT到测试控制信号发生电路3b，该控制信号SVT使测试控制信号发生电路3b响应于选择信号ADK6/ADK7，并且测试控制信号发生电路3b对选择信号ADK6/ADK7敏感。选择信号ADK6/ADK7表示出所需的测试功能，测试信号发生电路3b选择性地产生测试模式进入信号FEST1，TEST2，…，选择信号ADK6/ADK7进入其它信号管脚，这些管脚用于标准模式下其它地址信号的输入。现有技术的半导体存储装置的性能如下，图2A给出现有标准模式的半导体存储装置的特性，在标准模式中执行，在时间t1，行地址脉冲信号RASB变为激活低电平(active low level)，地址缓冲电路锁存表示行地址XA的地址信号ADD，由行地址解码器(未示出)将行地址XA解码，分配给行地址XA的字线转变为一激活电平，然后，连接字线的存储元件分别电气连接到位线对上。在时间t2，列地址脉冲信号CASB和可写信号WEB转变为激活低电平，表示列地址YA的地址信号ADD和写入数据比特IN输入到地址缓冲电路和输入/输出数据管脚I/O，写入数据比特IN通过数据总线(未示出)输入到列选择器(未示出)，列地址解码器(未示出)使列选择器将数据总线与分配给列地址YA的位线对连接，然后写入数据比特IN输入存储单元并被存贮。如果在时间t3，输出使能信号OEB被转变为激活低电平，并且可写信号WEB保持在高电平，读出数据比特通过列选择器从分配给列地址YA的位线对传送到数据总线，读出数据比特由输入/输出数据管脚送入目的地，地址信号电平在最大额定电压下振荡，信号管脚T1用于接收标准模式的地址信号A11之一。另一方面，下面给出现有的半导体存储装置进入测试模式的情况，图2B表示现有半导体存储装置处于测试模式的特性。首先，在时间t10，列地址脉冲信号CASB和可写信号WEB转变为激活低电平，在时间t11，行地址脉冲信号RASB转变为激活低电平，这样，列地址脉冲信号CASB、可写信号WEB和行地址脉冲信号RASB以不同顺序由标准模式变为低电平，且该控制程序被称作“WCBR(WE/CAS-Before-RAS)定时”，另一现有的半导体存储装置是在“CBR(CAS-Before-RAS)定时进入测试模式。请求信号SV在时间t12通过信号管脚A11输入超电压检测电路3a，在时间13，超电压检测电路3a将控制信号SVT转变为激活高电平，在时间t14，列地址脉冲信号CASB恢复为待用(inactive)高电平，在时间t15又转变为激活的低电平，然后，选择信号ADK6/ADK7被锁存，并被传输到测试控制发生电路3b，测试控制信号发生电路3b由控制信号SVT启动，并将选择信号ADK6/ADK7解码，以选择性地产生测试控制信号TEST1，TEST2，…，自诊断功能由测试控制信号起动，该存储单元被诊断。作为例子，在自诊断功能情况下，电压电平被转变，如果存储单元正执行自诊断，存储电容器的极板的电压电平由标准模式的电压电平被转变，换句话说，在自诊断功能情况出现非正常环境。超电压的请求信号SV并不用于工厂检测，例如生产程序后的有缺陷产品和无缺陷产品的挑选，虽然类似于标准模式的外部信号输入半导体存储装置，但在非超电压情况，半导体存储装置不允许进入测试模式。即使半导体存储装置错误地进入自诊断模式，输出信号只能从一预先确定的信号管脚输出，任何输出信号不会由其它信号管脚输出。无意识的进入很容易发现，标准模式和自诊断模式之间的变化只依赖于信号管脚T1的电压水平，另一方面，工厂检测需要准确，并且超电压并不用于进入测试模式，半导体存储装置由所有的输出信号管脚输出信号，测试人员依据输出信号图形判断半导体存储装置是否已进入工厂检测模式，在时间t15，列地址脉冲信号CASB下降沿，控制信号φA转变为激活高电平，在WE/CAS-Before-RAS定时，控制信号φB转变为激活低电平，控制信号φA和φB给测试控制信号发生电路3b相应的定时，并结合测试控制信号发生电路3b的电路图进行描述。图3为超电压检测电路3a的电路图，图4为测试控制发生电路3b的电路图，超电压检测电路3a包括一个与非门NA1，一系列反相器INV1/INV2/INV3，其连接到与非门NA1的输出节点，反相器INV4连接在加电检测器(未示出)和与非门NA1的输入节点之间，一系列n沟道型负载晶体管MN11/Mn12/Mn13连接于信号管脚T1和与非门NA1的其它输入节点之间，电压钳位电路4连接于地线GND和其它输出节点之间，电压钳位电路1由一系列n沟道型场效应晶体管Mn14/Mn15/Mn16/Mn17实现，一正电源电压线VD连接于n沟道型场效应晶体管Mn14至Mn15栅极，电压钳位电路将输入节点N11钳位在正电源电位Vdd。超电压检测电路3a特性如下，当电源电压上升时，加电检测器维持一高电平的加电信号PON，当电源电压达到一定值时，加电检测器转变加电信号PON为地电平，通过反相器INV4，加电信号PON被反相，并且互补的加电信号RONB被施加到与非门NA1。当电源电压达到确定值时，反相器INV4将互补的加电信号PONB变为高电平，与非门NA1被互补的加电信号PONB启动。n沟道型负载晶体管Mn11/Mn12/Mn13有一阈值Vth，并且每一n沟道型负载晶体器Mn11/Mn12/Mn13降低其电位水平达阈值Vth，信号管脚T1的电位电平被三倍于阈值Vth延迟，出于这一原因，请求信号SV应较正电源电压Vdd高得多，至少是阈值Vth的三倍。如果节点N11的电位电平低于正电源电压Vdd，与非门NA1产生一个高电平的输出信号，并且反相器INV3维持一处于待用低电平的控制信号SVT。另一方面，当请求处理信号SV输入信号管脚T1，请求信号SV从超电压三次降压到正电源电压Vdd，与非门NA1将输出信号转变为低电平，结果，反相器INV3将控制信号SVT转变为高电平，测试控制信号发生电路3b运行。图4给出测试控制信号发生电路3b的电路图，测试控制信号发生电路3b主要由解码器5，锁存本文档来自技高网...

【技术保护点】
一种具有测试模式和标准模式的半导体集成电路装置，包括：一内部电路（２１／２２），其在所述标准模式下执行正常工作和在测试模式下进行自诊断，其有一产生数据信号的信号源（２１）和信号端口（２３），一超电压检测电路（２４ａ），其检查第一外部 信号（ＳＶ）以判断是否所述的第一外部信号超出规定的电压范围（Ｖ↓［ｄｄ］－ＧＮＤ），当所述的第一外部信号超出所述的规定的电压范围时，产生第一控制信号（ＳＶＴ）；响应于第二外部信号（ＡＤＫ６／ＡＤＫ７）的测试控制信号发生电路（２４ｂ），在 所述的第一控制信号出现时，产生一表示自诊断功能的测试进入信号（ＴＥＳＴ１／ＴＥＳＴ２），其特征在于还包括选择器（２４ｃ），其具有连接到所述信号源的第一端口，连接到所述超电压检测电路的第二端口和连接到所述信号端口的第三端口；该选择器响应于 来自所述控制信号发生电路的第二控制信号，选择性地传输所述的数据信号和所述第一控制信号到所述信号端口。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：池上佳世子，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]