用于快速傅立叶变换处理的方法和装置制造方法及图纸

一种装置包括接收雷达波信号的前端电路和快速傅立叶变换(FFT)信号处理器。所述FFT信号处理器包括乘法逻辑电路和其它逻辑电路。所述FFT信号处理器通过对表示所述雷达波信号的输入数据的数字流进行运算来从所述雷达波信号中导出多普勒信息，包括使用所述乘法逻辑电路，在第一数据以带符号的数值形式表示的同时对所述数字流中的所述第一数据执行乘法运算，并且使用所述其它逻辑电路，在第二数据以二进制补码形式表示的同时对所述数字流中的所述第二数据执行其它数学运算。

【技术实现步骤摘要】
用于快速傅立叶变换处理的方法和装置
各种实施例的方面针对涉及使用以带符号的数值形式的数据对雷达波信号进行快速傅立叶变换(FFT)处理的装置和方法。
技术介绍
可以为各种目的计算FFT，例如用于导出调频连续波(FMCW)雷达系统中的距离多普勒图像。FFT执行所谓的FFT蝶形运算。在蝶形运算内，输入数据乘以常系数。可以计算大量的乘法，因为每个FFT计算许多蝶形运算，并且对于每个距离多普勒图像计算许多FFT。在FMCW雷达中，以高帧频计算距离多普勒图像。尽管每个乘法会消耗几焦耳能量，但是在一段时间内执行了许多乘法运算，这可能导致功耗。功耗限制了雷达在时间间隔期间的最大接通时间。对于各种应用，这些和其它问题已经对FFT处理实现方式的效率提出了挑战。
技术实现思路
各种示例实施例针对例如上文所提出的那些问题和/或其它问题，这些问题可以从涉及使用以带符号的数值(SM)形式选择性地表示的数据对雷达波信号进行快速傅立叶变换(FFT)处理的以下公开内容中变得明显。在某些示例实施例中，本公开的各方面涉及通过使用乘法逻辑电路对以S本文档来自技高网...

【技术保护点】
1.一种装置，其特征在于，包括：/n前端电路，所述前端电路被配置和布置成接收雷达波信号；以及/n快速傅立叶变换(FFT)信号处理器，所述快速傅立叶变换(FFT)信号处理器包括乘法逻辑电路和其它逻辑电路，并且被配置和布置成通过对表示所述雷达波信号的输入数据的数字流进行运算来从所述雷达波信号中导出多普勒信息，包括：/n使用所述乘法逻辑电路，以在第一数据以带符号的数值形式表示的同时对所述数字流中的所述第一数据执行乘法运算；以及/n使用所述其它逻辑电路，以在第二数据以二进制补码形式表示的同时对所述数字流中的所述第二数据执行其它数学运算。/n

【技术特征摘要】
20190515 US 16/413,1621.一种装置，其特征在于，包括：
前端电路，所述前端电路被配置和布置成接收雷达波信号；以及
快速傅立叶变换(FFT)信号处理器，所述快速傅立叶变换(FFT)信号处理器包括乘法逻辑电路和其它逻辑电路，并且被配置和布置成通过对表示所述雷达波信号的输入数据的数字流进行运算来从所述雷达波信号中导出多普勒信息，包括：
使用所述乘法逻辑电路，以在第一数据以带符号的数值形式表示的同时对所述数字流中的所述第一数据执行乘法运算；以及
使用所述其它逻辑电路，以在第二数据以二进制补码形式表示的同时对所述数字流中的所述第二数据执行其它数学运算。


2.根据权利要求1所述的装置，其特征在于，所述FFT信号处理器被配置和布置成在所述二进制补码形式和所述带符号的数值形式之间转换所述第一数据，并且相对于在所述第一数据以所述二进制补码形式表示的同时对所述第一数据执行所述乘法运算的其它逻辑电路，所述乘法逻辑电路和所述其它逻辑电路被配置和布置成将功耗优化至少百分之十。


3.根据权利要求1所述的装置，其特征在于，所述乘法逻辑电路包括：
二进制补码转换器电路，所述二进制补码转换器电路被配置和布置成选择性地将所述数字流中的所述第一数据从所述二进制补码形式转换为所述带符号的数值形式；以及
乘法器逻辑，所述乘法器逻辑被配置成在所述第一数据以所述带符号的数值形式表示的同时对所述第一数据执行所述乘法运算。


4.根据权利要求1所述的装置，其特征在于，所述乘法逻辑电路包括乘法阵列电路，所述乘法阵列电路包括乘法器阵列，所述乘法器阵列被配置和布置成在所述第一数据以所述带符号的数值形式表示的同时对所述第一数据执行所述乘法运算，并且将来自所述乘法运算的输出相加在一起。


5.根据权利要求1所述的装置，其特征在于，所述其它逻辑电路被配置和布置成在所述第二数据以所述二进制补码形式表示的同时对所述第二数据执行加法运算，并且所述乘法逻辑电路包括两个布斯乘法器电路，所述布斯乘法器电路被配置和布置成在所述第一数据以所述带符号的数值形式表示的同时对所述第一数据执行乘法运算...

【专利技术属性】
技术研发人员：马可·J·G·贝库伊，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰;NL