电路板设计图的错误检测方法及其系统技术方案

一种电路板设计图的错误检测方法，其包括：提供多个连接信道（ｖｉａ）矩阵以及多个连线区域矩阵；逐一将上述一信道矩阵与其它信道矩阵比对，以输出产生部分重迭但是连线区域不相同的连接信道矩阵；以及逐一将上述一信道矩阵与上述连线区域矩阵比对，输出与上述连线区域的切割线部分重迭的连接信道矩阵。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种电路板设计图的短路检测方法及其检测系统，特别涉及一种利用一程序来检测电路板设计图中的短路电路的方法。在公知技术中，电路布局一般是通过电脑软件将一多层电路板区分成多个连线区域(net-line domain)，接着上述电脑软件于这些连线区域内布局电路，其中相同连线区域内有相同的电性电压电路以及连接信道(via)。利用上述电脑软件完成一电路板的电路布局后，接着以人工方式检查是否有错误。一般检查方式是将电脑软件设计的电路布局，以肉眼观察相同的连线区域内的电性电压。特别是针对分层堆迭的印刷电路板的电路布局图中，各个连线区域对应一信号/电源层以及一接地层。从各个信号/电源层到接地层分别对应一条走线，并在走线上分布多个连接信道。以肉眼检查每一连线区域时，必须检查每一连接信道是否连接到其它连线区域，或者连接信道是否位于形成连线区域的切割线上。然而，当电脑软件设计的电路布局图使用分层堆迭的多层电路设计时，以肉眼检查连接信道更容易出现漏网之鱼，即遗漏的错误连接信道未检查出。并且必须花费许多的时间及人力，虽然如此，并不会保证不会遗漏。有鉴于此，本专利技术的目的在于提供一种电路板设本文档来自技高网...

【技术保护点】
一种电路板设计图的错误检测方法，用于检测具有多个连线区域的一多层电路板设计图中是否有短路的情形，其中包含有下列步骤： 取得该多层电路板设计图中所有的多个连接信道矩阵以及多个连线区域矩阵的参数数据，其中每一该连接信道有其隶属的一连线区域矩阵； 逐一将这些连接信道中一连接信道矩阵与其它连接信道矩阵比对，以输出发生与其它连接信道位置部分重迭但非隶属相同连线区域的连接信道矩阵；以及 逐一将这些连接信道中一连接信道矩阵与这些连线区域矩阵比对，以输出发生与这些连线区域的切割线位置部分重迭的连接信道矩阵。

【技术特征摘要】

【专利技术属性】
技术研发人员：李明任，
申请(专利权)人：华硕电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]