基于RISC-V处理器的芯片验证方法、设备及存储介质技术

本发明专利技术公开了一种基于RISC‑V处理器的芯片验证方法、设备及存储介质，步骤包括：获取精简指令集计算机RISC‑V处理器中的RISC‑V测试激励，基于所述RISC‑V处理器中的RISC‑V参考模型确定所述RISC‑V测试激励对应的预期值序列；基于所述RISC‑V处理器中的寄存器转换级电路RTL代码确定所述RISC‑V测试激励对应的匹配值序列；基于所述匹配值序列和所述预期值序列对所述RISC‑V处理器进行验证。由此可知，本发明专利技术实现通过实时获取RISC‑V测试激励，通过RISC‑V参考模型确定RISC‑V测试激励对应的预期值序列，并通过RTL代码确定RISC‑V测试激励对应的匹配值序列，基于匹配值序列和预期值序列将RISC‑V处理器进行芯片验证，从而减少了芯片验证的不相干信息，降低了log文件容量，从而提升了芯片验证的验证效率。

Chip verification method, device and storage medium based on risc-v processor

【技术实现步骤摘要】
基于RISC-V处理器的芯片验证方法、设备及存储介质
本专利技术涉及芯片验证领域，尤其涉及一种基于RISC-V处理器的芯片验证方法、设备及存储介质。
技术介绍
目前基于RISC-V（精简指令集计算机）处理器芯片验证方法主要是先将RISC-V测试激励转成ELF文件，然后通过对比RISC-V参考模型和RTL（RegisterTransferLevel，寄存器转换级电路）代码仿真全流程log信息来验证芯片功能的正确性。在芯片验证工作过程中，尤其是芯片压力测试和芯片性能测试中，RISC-V测试激励中的指令数量巨大，仿真过程中的log文件容量也等比例的增加。如果此时有芯片问题暴露，验证工程师通过log文件寻找问题线索时，关键信息隐藏着大量无关的log信息中，容量巨大的log文件就会产生阅读困难、编辑卡顿等问题，需要通过额外的批处理脚本才能得到有效的参考信息。同时，芯片开发过程中，高频率的回归测试也会产生非常多大容量的log文件，对磁盘容量也有巨大的冲击，导致了验证效率低。由此可知，目前基于RISC-V处理器芯片验证方法的验证效率低。
技术实现思路
本专利技术的主要目的在于提供一种基于RISC-V处理器的芯片验证方法、设备及计算机可读存储介质，旨在解决目前基于RISC-V处理器芯片验证方法的验证效率低的技术问题。为实现上述目的，本专利技术提供一种基于RISC-V处理器的芯片验证方法，所述基于RISC-V处理器的芯片验证方法包括以下步骤：获取精简指令集计算机RISC-V处理器中的RISC-V测试激励，基于所述RISC-V处理器中的RISC-V参考模型确定所述RISC-V测试激励对应的预期值序列；基于所述RISC-V处理器中的寄存器转换级电路RTL代码确定所述RISC-V测试激励对应的匹配值序列；基于所述匹配值序列和所述预期值序列对所述RISC-V处理器进行验证。可选地，所述基于所述匹配值序列和所述预期值序列对所述RISC-V处理器进行验证的步骤包括：检测在所述预期值序列中是否存在目标预期值，其中，所述目标预期值与所述匹配值序列中的目标匹配值相同；若检测到在所述预期值序列中存在所述目标预期值，则确定所述匹配值序列和所述预期值序列匹配成功，并确定所述RISC-V处理器验证通过；若检测到在所述预期值序列中未存在所述目标预期值，则确定所述匹配值序列和所述预期值序列未匹配成功，并确定所述RISC-V处理器中验证未通过。可选地，所述若检测到在所述预期值序列中存在所述目标预期值，则确定所述匹配值序列和所述预期值序列匹配成功，并确定所述RISC-V处理器验证通过的步骤之后，还包括：检测所述预期值序列中目标预期值的个数是否大于预设数量；若检测到所述目标预期值的个数大于所述预设数量，则删除所述预期值序列中列首对应的目标预期值；若检测到所述目标预期值的个数等于所述预设数量，则删除所述目标预期值。可选地，所述若检测到在所述预期值序列中未存在所述目标预期值，则确定所述匹配值序列和所述预期值序列未匹配成功，并确定所述RISC-V处理器中验证未通过的步骤之后，还包括：基于所述目标匹配值确定对应的错误数据，并基于checker程序将所述错误数据上报至用户终端，以供用户通过所述用户终端并基于所述错误数据确定所述RISC-V处理器对应的错误芯片数据。可选地，所述获取精简指令集计算机RISC-V处理器中的RISC-V测试激励，基于所述RISC-V处理器中的RISC-V参考模型确定所述RISC-V测试激励对应的预期值序列的步骤包括：获取所述RISC-V测试激励，基于所述RISC-V参考模型监控在所述RISC-V测试激励中是否存在发生变化的第一RISC-V测试激励；若监控到存在所述第一RISC-V测试激励，则将各个所述第一RISC-V测试激励确定为预期值；将所述预期值依次存储至对应的checker程序中，确定所述checker程序对应的预期值序列。可选地，所述基于所述RISC-V处理器中的寄存器转换级电路RTL代码确定所述RISC-V测试激励对应的匹配值序列的步骤包括：基于所述RTL代码监控在所述RISC-V测试激励中是否存在发生变化的第二RISC-V测试激励；若监控到存在所述第二RISC-V测试激励，则将各个所述第二RISC-V测试激励确定为匹配值；将所述匹配值依次存储至对应的checker程序中，确定所述checker程序对应的匹配值序列。可选地，所述获取精简指令集计算机RISC-V处理器中的RISC-V测试激励，基于所述RISC-V处理器中的RISC-V参考模型确定所述RISC-V测试激励对应的预期值序列的步骤之前，还包括：获取所述RISC-V处理器中的整数寄存器数据、浮点寄存器数据和程序计数器PC值，基于所述整数寄存器数据、所述浮点寄存器数据和所述PC值确定所述RISC-V测试激励。可选地，所述基于所述匹配值序列和所述预期值序列对所述RISC-V处理器进行验证的步骤之后，还包括：基于所述checker程序检测所述预期值序列中是否存在预期值；若基于所述checker程序检测到所述预期值序列中存在预期值，则确定RTL代码错误，并确定所述RTL代码对应的错误信息，基于所述checker程序将对应的错误信息上报至用户终端。此外，为实现上述目的，本专利技术还提供一种基于RISC-V处理器的芯片验证设备，所述基于RISC-V处理器的芯片验证设备包括存储器、处理器和存储在所述存储器上并在所述处理器上运行的基于RISC-V处理器的芯片验证程序，所述基于RISC-V处理器的芯片验证程序被所述处理器完成时实现如上所述的基于RISC-V处理器的芯片验证方法的步骤。此外，为实现上述目的，本专利技术还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有基于RISC-V处理器的芯片验证程序，所述基于RISC-V处理器的芯片验证程序被处理器完成时实现如上所述的基于RISC-V处理器的芯片验证方法的步骤。本专利技术实现获取精简指令集计算机RISC-V处理器中的RISC-V测试激励，基于所述RISC-V处理器中的RISC-V参考模型确定所述RISC-V测试激励对应的预期值序列；基于所述RISC-V处理器中的寄存器转换级电路RTL代码确定所述RISC-V测试激励对应的匹配值序列；基于所述匹配值序列和所述预期值序列对所述RISC-V处理器进行验证。由此可知，本专利技术在芯片验证的过程中，实时获取RISC-V测试激励，通过RISC-V参考模型确定RISC-V测试激励对应的预期值序列，并通过RTL代码确定RISC-V测试激励对应的匹配值序列，基于匹配值序列和预期值序列将RISC-V处理器进行芯片验证，而不需要将RISC-V测试激励中全部的指令，以及将全部的log文件进行仿真验证，从而减少了芯片验证的不相干信息，降低了log文件容量，从而提升了芯片验证的验证效率。附图说明图1是本发本文档来自技高网...

【技术保护点】
1.一种基于RISC-V处理器的芯片验证方法，其特征在于，所述基于RISC-V处理器的芯片验证方法包括以下步骤：/n获取精简指令集计算机RISC-V处理器中的RISC-V测试激励，基于所述RISC-V处理器中的RISC-V参考模型确定所述RISC-V测试激励对应的预期值序列；/n基于所述RISC-V处理器中的寄存器转换级电路RTL代码确定所述RISC-V测试激励对应的匹配值序列；/n基于所述匹配值序列和所述预期值序列对所述RISC-V处理器进行验证。/n

【技术特征摘要】
1.一种基于RISC-V处理器的芯片验证方法，其特征在于，所述基于RISC-V处理器的芯片验证方法包括以下步骤：
获取精简指令集计算机RISC-V处理器中的RISC-V测试激励，基于所述RISC-V处理器中的RISC-V参考模型确定所述RISC-V测试激励对应的预期值序列；
基于所述RISC-V处理器中的寄存器转换级电路RTL代码确定所述RISC-V测试激励对应的匹配值序列；
基于所述匹配值序列和所述预期值序列对所述RISC-V处理器进行验证。


2.如权利要求1所述的基于RISC-V处理器的芯片验证方法，其特征在于，所述基于所述匹配值序列和所述预期值序列对所述RISC-V处理器进行验证的步骤包括：
检测在所述预期值序列中是否存在目标预期值，其中，所述目标预期值与所述匹配值序列中的目标匹配值相同；
若检测到在所述预期值序列中存在所述目标预期值，则确定所述匹配值序列和所述预期值序列匹配成功，并确定所述RISC-V处理器验证通过；
若检测到在所述预期值序列中未存在所述目标预期值，则确定所述匹配值序列和所述预期值序列未匹配成功，并确定所述RISC-V处理器中验证未通过。


3.如权利要求2所述的基于RISC-V处理器的芯片验证方法，其特征在于，所述若检测到在所述预期值序列中存在所述目标预期值，则确定所述匹配值序列和所述预期值序列匹配成功，并确定所述RISC-V处理器验证通过的步骤之后，还包括：
检测所述预期值序列中目标预期值的个数是否大于预设数量；
若检测到所述目标预期值的个数大于所述预设数量，则删除所述预期值序列中列首对应的目标预期值；
若检测到所述目标预期值的个数等于所述预设数量，则删除所述目标预期值。


4.如权利要求2所述的基于RISC-V处理器的芯片验证方法，其特征在于，所述若检测到在所述预期值序列中未存在所述目标预期值，则确定所述匹配值序列和所述预期值序列未匹配成功，并确定所述RISC-V处理器中验证未通过的步骤之后，还包括：
基于所述目标匹配值确定对应的错误数据，并基于checker程序将所述错误数据上报至用户终端，以供用户通过所述用户终端并基于所述错误数据确定所述RISC-V处理器对应的错误芯片数据。


5.如权利要求1所述的基于RISC-V处理器的芯片验证方法，其特征在于，所述获取精简指令集计算机RISC-V处理器中的RISC-V测试激励，基于所述RISC-V处理器中的RISC-V参考模型确定所述RISC-V测试激励对应的预期值序列的步骤包括：
获取所述RISC-V测试激励，基于所述RISC-V参考模型监控在所述...

【专利技术属性】
技术研发人员：高峰，张凡，李睿，
申请(专利权)人：鹏城实验室，
类型：发明
国别省市：广东;44