异构智能处理器及电子设备制造技术

本公开提供一种异构智能处理器及电子设备，所述异构智能处理器包括通用处理器和智能处理器，其中智能处理器包括控制电路和多个运算电路，所述控制电路，用于获取计算指令，解析所述计算指令得到至少一个操作指令，将所述操作指令发送给所述运算电路，其中，所述操作指令包括COMP流指令，所述COMP流指令包括COMP核内访存指令，所述COMP核内访存指令用于在读写时控制输入数据进行数据类型的转换；所述运算电路，用于根据所述操作指令获取输入数据，并执行所述操作指令。可提高数据处理效率。

【技术实现步骤摘要】
异构智能处理器及电子设备
本公开涉及数据处理
，尤其涉及一种异构智能处理器及电子设备。
技术介绍
数据处理是神经网络中进行的必要步骤，而神经网络运算中通常存在大量的数据，同时现有神经网络的复杂度越来越高，计算时通常采用功耗消耗巨大的浮点数或定点数乘法计算，数据处理效率低、速度慢。
技术实现思路
本公开的主要目的在于提供一种异构智能处理器及电子设备，可提高数据处理效率。为实现上述目的，本公开实施例第一方面提供一种异构智能处理器，其特征在于，所述异构智能处理器包括通用处理器和智能处理器，其中智能处理器包括控制电路和多个运算电路；所述控制电路，用于获取计算指令，解析所述计算指令得到至少一个操作指令，将所述操作指令发送给所述运算电路，其中，所述操作指令包括COMP流指令，所述COMP流指令包括COMP核内访存指令，所述COMP核内访存指令用于在读写时控制输入数据进行数据类型的转换；所述运算电路，用于根据所述操作指令获取输入数据，并执行所述操作指令。可选的，所述COMP流指令具体用于在读写时控制输本文档来自技高网...

【技术保护点】
1.一种异构智能处理器，其特征在于，所述异构智能处理器包括通用处理器和智能处理器，其中智能处理器包括控制电路和多个运算电路；/n所述控制电路，用于获取计算指令，解析所述计算指令得到至少一个操作指令，将所述操作指令发送给所述运算电路，其中，所述操作指令包括COMP流指令，所述COMP流指令包括COMP核内访存指令，所述COMP核内访存指令用于在读写时控制输入数据进行数据类型的转换；/n所述运算电路，用于根据所述操作指令获取输入数据，并执行所述操作指令。/n

【技术特征摘要】
1.一种异构智能处理器，其特征在于，所述异构智能处理器包括通用处理器和智能处理器，其中智能处理器包括控制电路和多个运算电路；
所述控制电路，用于获取计算指令，解析所述计算指令得到至少一个操作指令，将所述操作指令发送给所述运算电路，其中，所述操作指令包括COMP流指令，所述COMP流指令包括COMP核内访存指令，所述COMP核内访存指令用于在读写时控制输入数据进行数据类型的转换；
所述运算电路，用于根据所述操作指令获取输入数据，并执行所述操作指令。


2.根据权利要求1所述的异构智能处理器，其特征在于，所述COMP流指令具体用于在读写时控制输入数据将数据类型在非匀均数数据类型和其它数据类型之间相互转换。


3.根据权利要求2所述的异构智能处理器，其特征在于，所述数据类型为非均匀数数据类型的数据包括1位符号位、3位指数位、3位尾数位和1位非均匀位；
所述1位符号位，用于表示数据的正负，其中，当所述1位符号位为0时表示正数，当符号位为1时表示负数；
所述3位指数位，用于表示数据的数值，所述3位指数位为无符号定点数，所述数值的范围从0到7；
所述3位尾数位，用于表示数据的精度，所述3位尾数位为无符号定点数，数值范围从0到7；
所述1位非均匀位，用于增强有效数据表示精度。


4.根据权利要求3所述的异构智能处理器，其特征在于，所述操作指令包括至少一个操作码和至少一个操作域，所述操作码用于指示所述操作指令的功能，所述操作域用于指示执行所述操作指令所指向的输入数据的信息。


5.根据权利要求4所述的异构智能处理器，其特征在于，当所述COMP流指令的操作码为COMPCONFIG时，所述COMP流指令为COMP核内地址配置指令，用于配置核内存储MEMORY内存空间中读数据地址和写数据地址以配合COMP核内访存指令使用；
所述COMP核内地址配置指令包括READADDR域和WRITEADDR域；
所述READADDR域，用于表示从核内存储单元读数据到运算电路的核内内存空间基地址；
所述WRITEADDR域，用于表示从运算电路写入到核内内存空间基地址。


6.根据权利要求4所述的异构智能处理器，其特征在于，所述COMP流指令的操作码为COMPSTRIDEIO时，所述COMP流指令为COMP核内访存指令，用于搬运神经网络数据；
所述COMP核内访存指令包括READOP域、READSTRIDE域、READITER域、WRITEOP域、WRITESTRIDE域和WRITEITER域；
所述READOP域，用于指定数据从内存电路读取到运算电路内PE矩阵过程中的数据通路上的运算；
所述READSTRIDE域以及所述READITER域，用于描述从核内存储空间读取数据到PE矩阵的读取行为；
所述WRITEOP域，用于指定数据从PE矩阵写入内存电路过程中的数据通路上的运算；
所述WRITEITER域、WRITESTRIDE域，用于描述PE矩阵中的数据写入到核内存储空间内的写入行为。


7.根据权利要求6所述的异构智能处理器，其特征在于，当所述COMP流指令的操作码为COMPIMMCONFIG域时，所述COMP流指令为COMP运算配置指令，用于与COMP核内访存指令中的READOP域、WRITEOP域以及COMPVLIW指令配合使用，所述COMPVLIW指令用于控制运算电路完成神经网络运算；
所述COMP运算配置指令包括IMM域和USAGE域；
所述IMM域，用于指定操作数，所述操作数为COMPIMMCONFIG指令配置的具体32位浮点数据值；
所述USAGE域，用于指定操作码，所述操作码包括配置激活运算中的64段插值表、乘加运算中的乘数和加数、PE内谓词。


8.根据权利要求7所述的异构智能处理器，其特征在于，当所述COMP流指令的操作码为COMPMATRIX域时，所述COMP流指令为COMP内PE矩阵指令，用于实现运算电路内PE矩阵的运...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：北京;11