【技术实现步骤摘要】
异构智能处理器、处理方法及电子设备
本公开涉及数据处理
，尤其涉及一种异构智能处理器、处理方法及电子设备。
技术介绍
数据处理是神经网络中进行的必要步骤，而神经网络运算中通常存在大量的数据，同时现有神经网络的复杂度越来越高，计算时通常采用功耗消耗巨大的浮点数或定点数乘法计算，数据处理效率低、速度慢。
技术实现思路
本公开的主要目的在于提供一种异构智能处理器及电子设备，可提高数据处理效率。为实现上述目的，本公开实施例第一方面提供一种异构智能处理器，所述异构智能处理器包括通用处理器和智能处理器，其中所述智能处理器包括：内存电路、直接内存访问电路、控制电路以及运算电路；所述内存电路，与所述控制电路相连，用于存储神经网络中模型参数的数据；所述直接内存访问电路，与所述内存电路相连，用于将所述数据从所述内存电路搬运到所述运算电路；所述控制电路，与所述直接内存访问电路和所述内存电路相连，用于接收所述神经网络专用的运算指令，并将所述运算指令转换为可直接控制所述运算电路、直接内存访问电...
【技术保护点】
1.一种异构智能处理器，其特征在于，所述异构智能处理器包括通用处理器和智能处理器，其中所述智能处理器包括：内存电路、直接内存访问电路、控制电路以及运算电路；/n所述内存电路，与所述控制电路相连，用于存储神经网络中模型参数的数据；/n所述直接内存访问电路，与所述内存电路相连，用于将所述数据从所述内存电路搬运到所述运算电路；/n所述控制电路，与所述直接内存访问电路和所述内存电路相连，用于接收所述神经网络专用的运算指令，并将所述运算指令转换为可直接控制所述运算电路、直接内存访问电路、内存电路的控制信号；/n所述运算电路，与所述直接内存访问电路相连，用于执行数据类型为非均匀数的数据的运算任务。/n
【技术特征摘要】 【专利技术属性】
1.一种异构智能处理器，其特征在于，所述异构智能处理器包括通用处理器和智能处理器，其中所述智能处理器包括：内存电路、直接内存访问电路、控制电路以及运算电路；
所述内存电路，与所述控制电路相连，用于存储神经网络中模型参数的数据；
所述直接内存访问电路，与所述内存电路相连，用于将所述数据从所述内存电路搬运到所述运算电路；
所述控制电路，与所述直接内存访问电路和所述内存电路相连，用于接收所述神经网络专用的运算指令，并将所述运算指令转换为可直接控制所述运算电路、直接内存访问电路、内存电路的控制信号；
所述运算电路，与所述直接内存访问电路相连，用于执行数据类型为非均匀数的数据的运算任务。
2.根据权利要求1所述的异构智能处理器，其特征在于，所述运算电路包括至少一个子运算电路，所有子运算电路之间通过互联网络相连。
3.根据权利要求2所述的异构智能处理器，其特征在于，所述子运算电路包括至少一个运算器和至少一个寄存器，所述运算器与所述寄存器相连；
所述运算器，用于读取所述寄存器中存储的数据，实现数据的乘累加运算，所述数据的数据类型为非均匀数；
所述寄存器，用于存储实现所述乘累加运算的数据信息。
4.根据权利要求3所述的异构智能处理器，其特征在于，所述寄存器包括谓词寄存器和操作数寄存器；
所述谓词寄存器，用于存储控制所述乘累加运算的的谓词；
所述操作数寄存器，用于存储实现所述乘累加运算的操作数；
其中，所述谓词寄存器可以通过所述直接内存访问电路访问和/或通过所述运算器访问；所述操作数寄存器可以通过互联网络互联的邻居寄存器访问和/或通过所述直接内存访问电路访问以及所述运算器访问。
5.根据权利要求1至4任意一项所述的异构智能处理器，其特征在于，直接内存访问电路包括至少一个运算器，所述运算器用于在数据经过所述内存电路和子运算电路的数据通路上，并行完成指定的运算任务，所述运算任务包括数据格式转换以及浮点数反量化运算；
其中，所述数据格式转换包括将数据的数据类型转换为非均匀数。
6.根据权利要求3或4所述的异构智能处理器，其特征在于，所述运算器内部支持定点数算数操作、逻辑操作。
7.根据权利要求2所述的异构智能处理器，其特征在于，每个子运算电路可以单独完成运算任务，和/或，与其它一个或者多个子运算电路一起完成运算任务。
技术研发人员：不公告发明人，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。