【技术实现步骤摘要】
一种针对规格化浮点数的误差无偏近似乘法器及其实现方法
本专利技术涉及低功耗设计、近似计算、图像处理、机器学习等工程
，特别涉及一种针对规格化浮点数的误差无偏近似乘法器及其实现方法。
技术介绍
随着物联网的设备的快速发展，智能移动和可穿戴设备的功耗成为了限制视频图像处理等计算密集型应用效果的因素之一。乘法是视频图像处理、卷积神经网络等应用中的关键操作，同时也是降低功耗的关键。特定应用如多媒体处理、神经网络具有对于误差的容忍特性，这意味着计算过程中的近似对于结果的影响很小，利用这些特性，可以在降低乘法器精度的情况下大幅降低功耗、面积同时提高速度。近年来，近似乘法器的研究多针对于近似电路模块的设计，如近似的乘法或加法模块，通过重新设计加法模块的逻辑电路以简化电路的复杂度，如以近似的4-2、15-4Compressors模块替代原有的加法电路，另外，ParagKulkarni等人提出2×2近似乘法器，使用3bit来表示乘法结果（误差概率1/16)，利用该近似乘法器生成修正误差，并通过添加移位来建立更大位宽的乘法器。这些...
【技术保护点】
1.一种针对规格化浮点数的误差无偏近似乘法器，其特征在于，所述误差无偏近似乘法器包括符号与指数位模块、尾数近似模块和规格化模块；/n所述符号与指数位模块将输入的规格化浮点数的符号位做异或处理，对指数位做加法
操作并减去偏移量
【技术特征摘要】
1.一种针对规格化浮点数的误差无偏近似乘法器，其特征在于，所述误差无偏近似乘法器包括符号与指数位模块、尾数近似模块和规格化模块；
所述符号与指数位模块将输入的规格化浮点数的符号位做异或处理，对指数位做加法
操作并减去偏移量，其中为n指数位的位数；
所述尾数近似模块包括0级近似模块和多级误差修正模块，所述0级近似模块和多级误
差修正模块均以浮点数的尾数作为输入，其中每个误差修正模块还需要一个使能信号；0级
近似模块生成基础的近似尾数乘法结果，即，误差修正模块在使
能时输出渐进的误差修正，该误差修正为输入尾数的移位与一个常数求和，即，为第i级误差修正模块的输出结果，X,Y表示输入浮点
数尾数代表的实际值，对于规格化的浮点数，其范围为，A,B为右移位数，C为浮点数
偏移值；尾数近似模块将0级近似模块与使能的误差修正模块的结果输出进行求和，得到近
似的尾数乘积结果；
所述规格化模块对近似的尾数乘积结果进行调整使其规格化，即使其范围在之
间，同时对符号与指数位模块的输出进行相应调整，得到待输出的指数结果；最后对待输出
的指数结果进行溢出判断，如果指数位向上溢出，将结果赋值为IEEE754标准下的无穷；如
果指数位向下溢出，将结果赋值为IEEE754标准下的0；若不发生溢出，则将当前的符号位、
待输出的指数结果以及近似的尾数乘积结果作为输出，得到两规格化浮点数近似乘法的最
终结果。
2.根据权利要求1所述的一种针对规格化浮点数的误差无偏近似乘法器，其特征在于，
对指数位减去偏移量具体为：对于IEEE754标准下的32位浮点数，n=8；对于64位浮
点数，n=11。
3.根据权利要求1所述的一种针对规格化浮点数的误差无偏近似乘法器，其特征在于，误差无偏近似乘法器通过使能不同数量的误差修正模块，在计算过程中实时调整近似精度。
4.根据权利要求1所述的一种针对规格化浮点数的误差无偏近似乘法器，其特征在于，
符号与指数位模块的指数位输出结果为输入的规格化浮点数的指数位求和并减去偏移值，指数位向高位做两位扩展，用以判断上下溢出；发生上溢出时最高两位为01，此时，结果为过大而无法表示的数，即正负无穷，其中表示规格化
浮点数的指数位求和结果；发生下溢出最高两位为11，此时，结果为过小
而无法表示的数，即正负零；不发生溢出时最高两位为00。
5.根据权利要求1所述的一种针对规格化浮点数的误差无偏近似乘法器，其特征在于，
所述尾数近似模块默认输入浮点数为规格化浮点数，将尾数前补1得到范围在之间的
尾数实际值，并在最高位做位扩展即补0，使得尾数的表示范围为；0级近似模块生成
基础的近似尾数乘法结果；误差修正模块采用对尾数进行线性处理的方法；误差修正模块
中的符号、移位位数和偏移值由模块级数、输入尾数的所属范围决定。
6.根据权利要求1所述的一种针对规格化浮点数的误差无偏近似乘法器，其特征在于，
误差修正模块对两输入浮点数的尾数区间进行方形划分：第k级误差修正模块将尾数的范
围划分为个相等的区间，需要尾数的前k位判断尾数的所属区间；两输入尾数的所
属区间划分是互相独立的，即模块将的输入区间划分为个相同的方形；同时
不同等级的误差修正模块是互相独立的。
7.根...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。