不使用感测板对固定和不可接触连接的非接触式测试方法技术

本发明专利技术公开了一种用于测试电器件的受到隐性测试的节点上的缺陷状况的方法。根据本发明专利技术的技术包括利用已知的源信号激励被容性耦合到受到隐性测试的节点的电器件的第一节点；并且容性感测被容性耦合到受到隐性测试的节点的电器件的第二节点上的信号。从被容性感测的信号中可以确定诸如短路或开路之类的缺陷状况。

【技术实现步骤摘要】

本专利技术一般地涉及集成电路组装测试，更具体地说，涉及在不使用容性感测板的情况下对固定连接和不可接触连接进行非接触式测试的方法。
技术介绍
容性探测测试常用于确定集成电路连接的完整性。容性探测测试采用非接触式容性耦合技术，如在Crook等人的题为“Identification Of Pin-Open Faults By Capacitive Coupling Through The Integrated Circuit Package”的美国专利5,557,209、Kerschner的题为“Capacitive Electrode System ForDetecting Open Solder Joints In Printed Circuit Assemblies”的美国专利5,420,500和Kerschner等人的题为“Capacitive Electrode System ForDetecting Open Solder Joints In Printed Circuit Assemblies”的美国专利5,498,694中所描述的，这里通过引用并入这三个专利的全部内容及其教导。容性探测测试传统上还未被用来测试固定管脚或绑定(tied)管脚，这是因为缺乏诊断的可分离能力，并且安装在板上的旁路电容器导致存在明显的电容。固定管脚通常被认为是电源或地管脚，这是因为其不能随测试激励而容易地移动。绑定管脚被认为是这样的管脚对于该管脚，同一器件(如集成电路或连接器)上的若干个其他管脚共享同一节点。注意，由于诸如集成电路和连接器之类的器件一般提供多个电源和地管脚，因此电源和地固定管脚也可以是绑定管脚。对本专利而言，术语“固定”和“绑定”可互换使用，这是因为本专利技术在这两个术语上的差别很小。最近的专利申请，如Parker等人的题为“Methods and Apparatus ForTesting And Diagnosing Open Connections For Sockets And Connectors OnPrinted Circuit Boards”的美国专利申请No.10/703,944和Parker等人的题为“Methods and Apparatus For Non-Contact Testing And Diagnosing OpenConnections For Connectors On Printed Circuit Boards”的美国专利申请No.10/836,862都描述了一种用于测试连接器上的固定/绑定管脚的开路的方法，这里通过引用并入这两个申请的全部内容及其教导。所描述的方法通过分析网络中存在的固有容性结构来隐性(implicitly)测试连接器的固定管脚。图1是图示了所描述的现有技术非接触式技术的测试装置的示意图。如图所示，测试装置10包括测试仪20、由测试仪20测试的板30、板上的器件40和容性传感器设备的容性感测板50和放大器电路60。在操作中，AC信号22被施加到信号管脚41，信号管脚41经由管脚41、43之间固有形成的电容42容性耦合(Cc)到固定管脚43。感测板50位于器件40上方，形成了感测板50和器件40的管脚41、43之间的电容(Cs)52、54。邻近的放大器电路62被用来感测、放大与感测板50和器件40之间的有效电容Ceff有关的AC电流信号Is中的噪声，并从AC电流信号Is中过滤掉噪声。测试仪20中的硬件和软件将所测得的AC电流信号Is转换为电容值Ceff。如果在管脚43与连接接合点32处不存在缺陷(即，不存在开路)，则测试仪20将只是测量由电容52引起的电容值CS。如果在连接接合点32处存在开路缺陷，则在器件和器件被焊接到的板之间引入了电容Copen34。这与电容54所提供的电容CS相结合，导致感测板处的有效电容Ceff为(Cs+Δ)。测试仪20中的诊断软件将这个较高的读数识别为缺陷。在Parker的题为“Methods And Apparatus For Non-Contact Testing AndDiagnosing Of Inaccessible Shorted Connections”的美国专利申请No.10040181中，这一概念被延伸为不仅包括固定开路管脚，还包括不可接触的短路管脚。不可接触的管脚被认为是这样的管脚对于该管脚，测试仪没有探针可接触到，因此无法用AC源对其进行激励。不可接触管脚的覆盖范围并不限于连接器，也可以包括集成电路器件。上述现有技术的容性探测测试技术都依赖测试仪设备中的外部感测板以及外部放大和信号状况判断硬件来获得容性测量结果。该硬件在零件、工程设计时间和安装时间方面可能花费巨大。将硬件安装到测试仪设备中也可能增加调试时间，这是因为在感测板未与待测器件正确对齐时，在连接很差时，在硬件安装不正确时以及在硬件有缺陷时都会产生问题。另外，测试仪软件诊断缺陷的能力取决于读数的测量精度。如上所述，当隐性测试容性耦合管脚时，信号管脚上的有效电容在良好时测得为CS，在有缺陷时测得为Cs+Δ。测试仪的精度必须足够好，以能够可靠区分在存在测量不确定性的情况下的这两个值。测量不确定性是任何测量系统的自然副产物。在对同一值的许多次连续测量中，会观察到一个读数范围，该读数范围形成了一个钟形曲线，其峰值接近被测量属性的实际值。图2图示了在测量不确定性很小的测试仪上所测得的连接良好(或无缺陷，NoDefect)的信号管脚的电容测量钟形曲线(CS)(曲线81)以及连接有缺陷(或缺陷，Defect)的同一信号管脚的电容测量钟形曲线(Cs+Δ)(曲线82)。如图所示，测量不确定性很小的测试仪可以容易地区分NoDefect连接和Defect连接。图3图示了在测量不确定性较高的测试仪上所测得的连接良好(或NoDefect)的信号管脚的电容测量钟形曲线(CS)(曲线83)以及连接有缺陷(或Defect)的同一信号管脚的电容测量钟形曲线(Cs+Δ)(曲线84)。如图所示，测量的不确定性较高的测试仪不能可靠区分NoDefect连接和Defect连接。在给定图3中用来进行测量的测试仪的测量精度的情况下，钟形曲线有某种程度的重叠85。在重叠区域85中出现的任何读数都不能明确指示缺陷存在。用于获得可靠的测试覆盖范围的唯一解决方案就是增大Defect和NoDefect读数之间的差别，这会在图4中分离这两个钟形曲线86和87。由于Δ较大，因此在图3中有可靠性问题的同一测试仪在图4中就没有可靠性问题。然而，Δ对测试仪来说不是可修改的参数。相反，Δ是图1中Cs和Cc的函数，这两个值都是设备特性。因此，希望获得一种技术，该技术能够增大Δ以避免容性测量读数的不确定性。还希望获得一种用于非接触式测量系统的技术，该系统不需要感测板来进行容性测量。
技术实现思路
本专利技术提供了一种利用非接触式容性耦合技术而不使用感测板来测试电器件的节点完整性的技术。本专利技术的方法包括以下步骤利用已知的源信号激励电器件(例如，集成电路(IC))的第一节点(例如，一个或多个第一信号管脚)；并容性感测第二节点(例如，IC的一个或多个第二信号管脚)上的信号。第一节点和第二节点中的每一个都被容性耦合到受到本文档来自技高网...

【技术保护点】
一种用于测试电器件的受到隐性测试的节点上的缺陷状况的方法，所述方法包括以下步骤：利用已知的源信号激励被容性耦合到所述受到隐性测试的节点的电器件的第一节点；容性感测被容性耦合到所述受到隐性测试的节点的电器件的第二节点上的信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：迈伦J斯楚内德尔，肯尼思P帕克，克里斯R雅各布森，
申请(专利权)人：安捷伦科技有限公司，
类型：发明
国别省市：US[]