一种电缆组件测试系统及装置制造方法及图纸

本发明专利技术适用于通信领域，提供了一种电缆组件测试系统及装置，所述系统包括：主机，用于根据电缆组件的测试参数对电缆组件进行测试，输出测试结果；以及控制计算机，与所述主机相连，用于向主机提供电缆组件的测试参数，接收主机上报的测试结果；所述主机进一步包括控制模块、时钟模块、多路信号产生模块、多路误码检测模块以及连接器转接板。本发明专利技术降低了电缆组件的测试成本，提高了测试速度和测试效率。同时测试结果可以充分体现多对信号间的串扰。

【技术实现步骤摘要】

本专利技术属于通信领域，尤其涉及对电缆组件进行测试的系统以及装置。
技术介绍
目前，业界对电缆组件的测试主要有指标测试和功能测试两种。指标测试主要测试电缆组件的频域，比如插入损耗(Insert loss)、回波损耗(Returnloss)、阻抗(Impedance)、串扰(Crosstalk)、线对差异(Skew)以及延时(Delay)等，使用的仪器主要是网络分析仪(Network Analyzer)。在使用网络分析仪来进行指标测试时，每次只能测试一对差分线，或者一对差分线对另外一对差分线的串扰等，不能够同时测试多对差分线，这是网络分析仪本身的特点导致的。同时，测试通道的切换效率低以及成本较高，在使用人工来切换的情况下，当电缆组件有多对差分线时，由于测量指标众多，需要切换很多次，效率很低，不适合在大规模生产测试中使用。如果使用开关矩阵来切换，如果电缆组件的差分线数量比较多，并且测试的带宽比较宽时，开关矩阵的成本非常高，同样，多通道的网络分析仪的成本也比较高，难以在实际中使用。功能性测试主要测试电缆组件的应用情况，主要分两种，一种是测试信号通过电缆组件后的眼图(Eye diagram)，使用的仪器主要是码型发生器(PatternGenerator)和示波器；另外一种是测试信号通过电缆组件后接收的误码，使用的仪器主要有码型发生器和误码仪(Error Detector)，或者使用包含了实际应用的发送芯片和接收芯片的系统来测试。对于电缆组件中差分线数量比较多的情况下，如果要多通道一起进行测试时，则需要使用多通道的码型发生器和示波器来测试眼图，或者使用多通道的码型发生器和误码仪来测试误码，成本比较高。如果一个一个通道这样进行测试，并且在电缆的差分线对比较多的情况下，则存在人工切换带来的低效率；如果使用开关矩阵，则测试成本比较高。如果使用包含了实际应用的发送芯片和接收芯片的系统来测试，由于测试系统只能够测试特定的电缆，如果电缆组件的应用对象更换了，那么这个系统也要随之更换，并且这个系统配备的一些软件等需要进行修改，难以做到良好的通用性，客观上也造成了测试成本比较高。综上所述，现有技术对电缆组件的测试效率低，实现成本比较高。
技术实现思路
本专利技术的目的在于解决现有技术中存在的电缆组件测试效率低、测试成本比较高的问题。为了实现专利技术目的，本专利技术提供了一种电缆组件测试系统，所述系统包括主机，用于根据电缆组件的测试参数对电缆组件进行测试，输出测试结果；以及控制计算机，与所述主机相连，用于向主机提供电缆组件的测试参数，接收主机上报的测试结果；所述主机进一步包括控制模块、时钟模块、多路信号产生模块、多路误码检测模块以及连接器转接板，其中控制模块，存储电缆组件的测试参数；控制时钟模块产生特定频率的时钟信号；控制多路信号产生模块产生特定速率的多路差分信号；控制多路误码检测模块检测信号的误码；将测试结果上报给控制计算机或者通过主机将测试结果显示；时钟模块，接收控制模块的指令，产生不同频率的时钟信号，提供给多路信号产生模块和多路误码检测模块；多路信号产生模块，根据控制模块的指令，以及时钟模块的时钟信号，产生多路相关速率的差分信号，通过连接器转接板将所述差分信号输入到被测试的电缆组件； 连接器转接板，将多路信号产生模块输出的差分信号输入到电缆组件，并将电缆组件反馈的信号输入到多路误码检测模块；多路误码检测模块，根据多路信号产生模块的码型信息，检测接收到的信号的误码，将测试结果上报给控制模块。所述多路信号产生模块和多路误码检测模块通过内置多路串并转换器的现场可编程阵列芯片或者特定用途集成电路芯片实现。所述测试参数对应相应的电缆组件，不同的电缆组件对应不同的测试参数。所述测试参数包括电缆组件的信号连接关系、测试信号速率、多路信号产生模块输出的差分信号的差分幅度和预加重以及多路误码检测模块输入端的输入均衡参数。当电缆组件存在一定设计余量时，在电缆组件测试中，降低所述测试参数中多路信号产生模块输出的差分信号的差分幅度和预加重，或者调整多路误码检测模块的输入均衡。所述连接器转换板进一步包括电缆连接器。为了更好地实现专利技术目的，本专利技术进一步提供了一种电缆组件测试装置，所述测试装置用于根据电缆组件的测试参数对电缆组件进行测试，输出测试结果；所述测试装置包括控制模块、时钟模块、多路信号产生模块、多路误码检测模块以及连接器转接板，其中控制模块，存储电缆组件的测试参数；控制时钟模块产生特定频率的时钟信号；控制多路信号产生模块产生特定速率的多路差分信号；控制多路误码检测模块检测信号的误码；上报测试结果；时钟模块，接收控制模块的指令，产生不同频率的时钟信号，提供给多路信号产生模块和多路误码检测模块；多路信号产生模块，根据控制模块的指令，以及时钟模块的时钟信号，产生多路相关速率的差分信号，通过连接器转接板将所述差分信号输入到被测试的电缆组件；连接器转接板，将多路信号产生模块输出的差分信号输入到电缆组件，并将电缆组件反馈的信号输入到多路误码检测模块；多路误码检测模块，根据多路信号产生模块的码型信息，检测接收到的信号的误码，将测试结果上报给控制模块。所述多路信号产生模块和多路误码检测模块通过内置多路串并转换器的现场可编程阵列芯片或者特定用途集成电路芯片实现。所述测试参数对应相应的电缆组件，不同的电缆组件对应不同的测试参数。所述测试参数包括电缆组件的信号连接关系、测试信号速率、多路信号产生模块输出的差分信号的差分幅度和预加重以及多路误码检测模块输入端的输入均衡参数。当电缆组件存在一定设计余量时，在电缆组件测试中，降低所述测试参数中多路信号产生模块输出的差分信号的差分幅度和预加重，或者调整多路误码检测模块的输入均衡。所述连接器转换板进一步包括电缆连接器。本专利技术降低了电缆组件的测试成本，提高了测试速度和测试效率。同时测试结果可以充分体现多对信号间的串扰。附图说明图1是本专利技术提供的电缆组件测试系统的结构图。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。图1示出了本专利技术提供的电缆组件测试装置的构成，主要包括主机100，以及与主机100连接通信的控制计算机200。控制计算机200通过软件界面，和主机100通信，编辑下发电缆组件的有关测试参数，接收主机100上报的测试结果，输出报表等。电缆组件包括电缆以及电缆一端或者两端的连接器。主机100包括控制模块101、时钟模块102、多路信号产生模块103、多路误码检测模块104和连接器转接板105、106，其中控制模块101存储电缆组件测试的有关参数；控制时钟模块102产生特定频率的时钟信号；控制多路信号产生模块103产生特定速率的多路差分信号；控制多路误码检测模块104检测信号的误码；将测试结果上报给控制计算机200或者通过主机100的显示屏幕将测试结果显示等。时钟模块102接收来自控制模块101的指令，产生不同频率的时钟信号，提供给多路信号产生模块103和多路误码检测模块104。多路信号产生模块103根据控制模块101的指令，以及时钟模块102来的时钟信号，产生多路相关速率的差分信号，差本文档来自技高网...

【技术保护点】
一种电缆组件测试系统，其特征在于，所述系统包括：主机，用于根据电缆组件的测试参数对电缆组件进行测试，输出测试结果；以及控制计算机，与所述主机相连，用于向主机提供电缆组件的测试参数，接收主机上报的测试结果；所述主机进一 步包括控制模块、时钟模块、多路信号产生模块、多路误码检测模块以及连接器转接板，其中：控制模块，存储电缆组件的测试参数；控制时钟模块产生特定频率的时钟信号；控制多路信号产生模块产生特定速率的多路差分信号；控制多路误码检测模块检测信号的 误码；将测试结果上报给控制计算机或者通过主机将测试结果显示；时钟模块，接收控制模块的指令，产生不同频率的时钟信号，提供给多路信号产生模块和多路误码检测模块；多路信号产生模块，根据控制模块的指令，以及时钟模块的时钟信号，产生多 路相关速率的差分信号，通过连接器转接板将所述差分信号输入到被测试的电缆组件；连接器转接板，将多路信号产生模块输出的差分信号输入到电缆组件，并将电缆组件反馈的信号输入到多路误码检测模块；多路误码检测模块，根据多路信号产生模块的 码型信息，检测接收到的信号的误码，将测试结果上报给控制模块。...

【技术特征摘要】

【专利技术属性】
技术研发人员：莫道春，方炜，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]