利用数字锁相环和一致性检测器的内置波形边沿去偏制造技术

本发明专利技术公开了利用数字锁相环和一致性检测器的内置波形边沿去偏。根据本发明专利技术的一种测试数字器件的自动测试设备包括：多条驱动通道，每条驱动通道在第一预定时间周期处将数据向量的一位提供给ＤＵＴ；多条接收通道，每条接收通道在第二预定时间周期处锁存来自所述ＤＵＴ的数据的接收位，所述第二预定时间段开始于零接收点；所述多条驱动通道中的每条还包括第一驱动通道校准电路，第一驱动通道校准电路使每条驱动通道在第一预定时间周期中将数据向量的所述位提供给ＤＵＴ；并且所述多条接收通道中的每条还包括第一接收通道校准电路，第一接收通道校准电路使每条接收通道被校准为在第二预定时间周期内刚好在零接收点后锁存接收位。

【技术实现步骤摘要】

本专利技术涉及自动测试设备(ATE)系统，更具体地说，本专利技术涉及用于提供通道之间的数字信号去偏的方法、系统和电路。
技术介绍
ATE(自动测试设备)系统的基本操作是将激励施加到被测器件(DUT)，然后捕捉DUT对该激励的响应。在数字测试期间，该过程由以下操作构成将激励向量或图样(pattern)施加到DUT；等待该DUT对激励产生稳定的响应；将该响应与预期图样进行比较。大多ATE系统向测试程序员提供了方法来控制响应捕捉相对于激励的定时。另外，某些ATE向程序员提供相对于其他通道手动移动激励和响应通道的能力。ATE的各个通道之间的过度偏斜降低了ATE系统的最大图样(向量)速率。最大图样速率是一个可以影响器件测试吞吐量的因素。ATE通道之间的偏斜影响向量速率的原因可从图1看出。参见图1，激励被驱动器施加到DUT。取决于各个驱动器的速度，信号在不同的时刻到达DUT。在来自最慢的驱动器的信号到达后，DUT稳定时间(settling time)可以开始。DUT响应由ATE中的接收器捕捉。一旦最慢的接收器已捕捉到DUT响应，就可以开始下一个向量周期。最小图样施加周期(或者最大图样施加速率本文档来自技高网...

【技术保护点】
一种测试数字器件的自动测试设备，所述自动测试设备包括：多条驱动通道，每条驱动通道在第一预定时间周期处将数据向量的一位提供给被测器件；多条接收通道，每条接收通道在第二预定时间周期处锁存来自所述被测器件的数据的接收位，所述第二预定时间段开始于零接收点；所述多条驱动通道中的每条还包括第一驱动通道校准电路，所述第一驱动通道校准电路对每条驱动通道中的第一驱动通道可编程延迟元件进行调节，以针对与每条驱动通道相关联的寄生延迟对所述多条驱动通道去偏，以使每条驱动通道在所述第一预定时间周期中将所述数据向量的所述位提供给所述被测器件；以及所述多条接收通道中的每条还包括第一接收通道校准电路，所述第一接收通道校准电路...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：罗伯特爱德华麦克奥利夫，
申请(专利权)人：安捷伦科技有限公司，
类型：发明
国别省市：US[美国]