用于高速测试和冗余计算的远程BIST制造技术

本发明专利技术公开了一种用于嵌入式存储器阵列混合内置自测（ＢＩＳＴ）体系结构，该体系结构将ＢＩＳＴ功能性分割为远程低速可执行指令和本地高速可执行指令。独立的ＢＩＳＴ逻辑控制器（１１０）以低频率工作，并利用ＢＩＳＴ指令集与多个嵌入式存储器阵列（１１１－１１３）通信。高速测试逻辑块（１１６）被结合到每个在测试中的嵌入式存储器阵列中，并以高频率本地处理从该独立的ＢＩＳＴ逻辑控制器（１１０）接收的ＢＩＳＴ指令。该高速测试逻辑包括用于将ＢＩＳＴ指令的频率从低频率增大到高频率的乘法器（１１８）。该独立的ＢＩＳＴ逻辑控制器（１１０）使得多个高速测试逻辑能够构筑在多个嵌入式存储器阵列中。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及BIST体系结构，尤其涉及一种用于嵌入式存储器阵列、将BIST功能性分割为远程低速可执行指令和本地高速可执行指令的体系结构。
技术介绍
随着嵌入式存储器尺寸的不断增大，总体BIST测试时间也随之增加；因此，缩短测试时间同时保持测试完整性和诊断分辨率的新颖性方案具有很大的价值。在当前和未来的设计中，需要在管芯(die)上隔离和分配存储器阵列，将它们放置在与之相关的功能单元附近。为使BIST与每个存储器阵列相关联将消耗大量的芯片资源(real estate)。在上述趋势下，一种为单个BIST提供的能在不需要大量额外测试时间的情况下测试所有存储器的体系结构将是有利的。随着嵌入式存储器的性能和复杂性不断增加，以应用速度进行BIST测试也变得更为重要；因此，支持增强的BIST性能，同时仍旧保持BIST灵活性并将设计进度时间和芯片资源影响降至最小的新颖性方案具有很大的价值。一种针对单个BIST的能在多个不同的性能点测试不同范围的存储器类型和尺寸的体系结构是有利的。
技术实现思路
本专利技术公开了一种用于嵌入式存储器阵列的混合内置自测(built-in self testBIST)体本文档来自技高网...

【技术保护点】
一种用于嵌入式存储器阵列的混合内置自测（ＢＩＳＴ）体系结构，该体系结构将ＢＩＳＴ功能性分割为远程低速可执行指令和本地高速可执行指令，该体系结构包括：独立的ＢＩＳＴ逻辑控制器，其以低频率工作，并适合于利用ＢＩＳＴ指令集与多个嵌入式存储器阵列通信；以及高速测试逻辑的块，其结合到每个在测试中的嵌入式存储器阵列，并适合于以高于所述低频率的高频率本地处理从所述独立ＢＩＳＴ逻辑控制器接收的ＢＩＳＴ指令。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：杰弗里H德里贝尔比斯，凯文W高曼，迈克尔R内尔姆斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]