重定时器芯片的码流切换方法及装置制造方法及图纸

本公开提供了一种重定时器芯片的码流切换方法及装置，所述方法包括：生成本地码流并将所述本地码流传输至所述重定时器芯片的下游设备；接收来自所述重定时器芯片的上游设备的上游码流；检测所述本地码流的边界以及所述上游码流的边界；通过在所述本地码流插入用于占位的有序集将所述本地码流的边界与所述上游码流的边界进行对齐，并继续生成边界对齐后的本地码流以及继续将所述边界对齐后的本地码流传输至所述下游设备；将传输至所述下游设备的码流从所述边界对齐后的本地码流切换为所述上游码流。本公开实施例能够实现码流的无缝切换。

【技术实现步骤摘要】
重定时器芯片的码流切换方法及装置
本公开涉及数据传输领域，具体涉及一种重定时器芯片的码流切换方法及装置。
技术介绍
在重定时器芯片的设计要求中，重定时器芯片的开始阶段需要将内部生成的本地码流传输至下游设备，同时接收上游设备的上游码流。达到一定条件后需要将传输至下游设备的码流从本地码流切换至上游码流。现有技术中，关于如何在重定时器芯片中进行码流的切换并无具体资料的公开。
技术实现思路
本公开的一个目的在于提出一种重定时器芯片的码流切换方法及装置，能够实现码流的无缝切换。根据本公开实施例的一方面，公开了一种重定时器芯片的码流切换方法，所述方法包括：生成本地码流并将所述本地码流传输至所述重定时器芯片的下游设备；接收来自所述重定时器芯片的上游设备的上游码流；检测所述本地码流的边界以及所述上游码流的边界；通过在所述本地码流插入用于占位的有序集将所述本地码流的边界与所述上游码流的边界进行对齐，并继续生成边界对齐后的本地码流以及继续将所述边界对齐后的本地码流传输至所述下游设备；<br>将传输至所述下本文档来自技高网...

【技术保护点】
1.一种重定时器芯片的码流切换方法，其特征在于，所述方法包括：/n生成本地码流并将所述本地码流传输至所述重定时器芯片的下游设备；/n接收来自所述重定时器芯片的上游设备的上游码流；/n检测所述本地码流的边界以及所述上游码流的边界；/n通过在所述本地码流插入用于占位的有序集将所述本地码流的边界与所述上游码流的边界进行对齐，并继续生成边界对齐后的本地码流以及继续将所述边界对齐后的本地码流传输至所述下游设备；/n将传输至所述下游设备的码流从所述边界对齐后的本地码流切换为所述上游码流。/n

【技术特征摘要】
1.一种重定时器芯片的码流切换方法，其特征在于，所述方法包括：
生成本地码流并将所述本地码流传输至所述重定时器芯片的下游设备；
接收来自所述重定时器芯片的上游设备的上游码流；
检测所述本地码流的边界以及所述上游码流的边界；
通过在所述本地码流插入用于占位的有序集将所述本地码流的边界与所述上游码流的边界进行对齐，并继续生成边界对齐后的本地码流以及继续将所述边界对齐后的本地码流传输至所述下游设备；
将传输至所述下游设备的码流从所述边界对齐后的本地码流切换为所述上游码流。


2.根据权利要求1所述的方法，其特征在于，在接收来自所述重定时器芯片的上游设备的上游码流之后，所述方法还包括：通过对所述上游码流进行延时处理将所述上游码流进行时钟同步。


3.根据权利要求1所述的方法，其特征在于，当所述重定时器所在的通用串行总线工作在10G模式时，在检测本地码流的边界以及所述上游码流的边界之前，所述方法还包括：将所述本地码流进行加扰处理，得到加扰后的本地码流；
检测本地码流的边界以及所述上游码流的边界，包括：检测所述加扰后的本地码流的边界以及所述上游码流的边界；
通过在所述本地码流插入用于占位的有序集将所述本地码流的边界与所述上游码流的边界进行对齐，并继续生成边界对齐后的本地码流以及继续将所述边界对齐后的本地码流传输至所述下游设备，包括：通过在所述加扰后的本地码流插入用于占位的有序集将所述加扰后的本地码流的边界与所述上游码流的边界进行对齐，并继续通过跟随所述上游码流的方式生成边界对齐后的本地码流以及继续将所述边界对齐后的本地码流传输至所述下游设备。


4.根据权利要求3所述的方法，其特征在于，通过跟随所述上游码流的方式生成对齐后的本地码流，包括：
响应于检测到所述上游码流中的有序集，于所述边界对齐后的本地码流中同步生成所述有序集；
响应于检测到所述上游码流中的训练序列，于所述边界对齐后的本地码流中同步生成所述训练序列；
响应于所述有序集的生成以及所述训练序列的生成，同步所述上游码流生成所述边界对齐后的本地码流。


5.根据权利要求1所述的方法，其特征在于，当所述重定时器所在的通用串行总线工作在10G模式时，将传输至所述下游设备的码流从所述对齐后的本地码流切换为所述上游码流，包括：响应于检...

【专利技术属性】
技术研发人员：刘小卫，
申请(专利权)人：牛芯半导体深圳有限公司，
类型：发明
国别省市：广东;44