相位误差测量电路与其方法技术

本发明专利技术揭露一种相位误差测量电路与相关方法，特别是一种应用于一相位检测器中且可再循环的相位误差测量电路与相关方法，用以计算一相位误差值。一种用以计算一相位误差值相位误差测量电路包括：多相位时钟产生器、存储单元、以及计数器。多相位时钟产生器产生Ｎ个相位不同频率相同的时钟信号。存储单元根据相位误差信号与由多相位时钟产生器所产生的这些时钟信号，而缓冲相位误差值的余数部分。该计数器于每一时钟周期将相位误差值的整数部分累加。

【技术实现步骤摘要】

本专利技术有关于一种相位误差测量电路与相关方法，且特别有关于一种应 用于一相位检测器中的可再循环相位误差测量电路与相关方法。
技术介绍
图1显示数字锁相回路(Digital Phase Locked Loop; DPLL) 100的架构方 块图。DPLL 100包括数字相位检测器110、数字增益乘法器120、数字S—e 调变器130、数字信号对时间转换器140及150、积分电荷泵160、偏压产生 器170、比例电荷泵180，以及压控震荡器(Voltage Locked Oscillator; VCO) 190。数字相位检测器110检测一不归回零(Non-Retum to Zero; NRZ)数据流 与一反馈时钟信号间的相位差而产生一相位误差值ERRPD。数字信号至时间 转换器140根据反馈时钟信号是否落后或超前该NRZ数据流而产生"hip" 积分控制信号或"idn"积分控制信号。如果积分电荷泵160接收到积分上升 控制信号"iup"，则电流被驱动进入偏压产生器170;否则，如果积分电荷 泵160接收积分下降控制信号"idn"，电流即被从偏压产生器170中拉引出 来。偏压产生器170本文档来自技高网...

【技术保护点】
一种相位误差测量电路，用以计算一相位误差值，所述的电路包括：　　　　一多相位时钟产生器，用以产生Ｎ个相位不同而频率相同的时钟信号；　　　　一存储单元，受由所述的多相位时钟产生器所产生的所述的这些时钟信号的控制，用以根据一相位误差信号而将所述的相位误差值的一余数部份闩锁住；以及　　　　一计数器，耦合至所述的多相位时钟产生器，通过位于所述的多相位时钟产生器根据所述的相位误差信号所产生的一时钟信号的每一周期，将所述的计数器累进，用以计算所述的相位误差值的一整数部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：汪炳颖，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]