像素电路和显示装置制造方法及图纸

本公开涉及像素电路和显示装置，所述像素电路包括第一晶体管至第五晶体管、电容器和发光元件。第一晶体管耦接在第一电源线与第二电源线之间，并且包括耦接到第一节点的栅电极和耦接到第二节点的背栅电极。第二晶体管耦接在数据线与第一节点之间，并且包括耦接到第一扫描线的栅电极。第三晶体管耦接在第三电源线与第一节点之间，并且包括耦接到基准扫描线的栅电极。第四晶体管耦接在第二节点与第四电源线之间，并且包括耦接到第二扫描线的栅电极。第五晶体管耦接在第一电源线与第一晶体管的一个电极之间，并且包括耦接到发光控制线的栅电极。

【技术实现步骤摘要】
像素电路和显示装置相关申请的交叉引用本申请要求于2019年5月7日在韩国知识产权局提交的第10-2019-0053251号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
本专利技术构思的示例性实施例涉及像素电路和包括该像素电路的显示装置。
技术介绍
像素包括发光元件和配置为将与数据信号对应的电流传输到发光元件的晶体管(或多个晶体管)。晶体管的阈值电压具有变化，并且还可以根据用途而变化。因此，包括像素的显示装置可以通过各种补偿技术(例如，内部补偿技术、外部补偿技术等)补偿像素中的晶体管的阈值电压。例如，当显示装置使用内部补偿技术时，显示装置可以在像素中写入数据信号的同时补偿晶体管的阈值电压。随着包括像素的显示装置的分辨率增加或者显示装置的驱动频率增加，用于补偿像素中的晶体管的阈值电压的补偿时间可能变得不足。
技术实现思路
本公开提供一种像素电路和显示装置，可以自由地调整阈值电压的补偿时间，并且可以更充分地确保阈值电压的补偿时间。根据本专利技术构思的示例性实施例，像素本文档来自技高网...

【技术保护点】
1.一种像素电路，其中，所述像素电路包括：/n第一电源线、第二电源线、第三电源线和第四电源线；/n数据线，配置为传输数据信号；/n第一扫描线和第二扫描线，配置为依次传输第一栅极信号；/n基准扫描线，配置为传输第二栅极信号；/n发光控制线，配置为传输第三栅极信号；/n第一晶体管，包括第一电极、耦接到第二节点的第二电极、耦接到第一节点的栅电极和耦接到所述第二节点的背栅电极；/n第二晶体管，包括耦接到所述数据线的第一电极、耦接到所述第一节点的第二电极和耦接到所述第一扫描线的栅电极；/n第三晶体管，包括耦接到所述第三电源线的第一电极、耦接到所述第一节点的第二电极和耦接到所述基准扫描线的栅电极；/n第四...

【技术特征摘要】
20190507 KR 10-2019-00532511.一种像素电路，其中，所述像素电路包括：
第一电源线、第二电源线、第三电源线和第四电源线；
数据线，配置为传输数据信号；
第一扫描线和第二扫描线，配置为依次传输第一栅极信号；
基准扫描线，配置为传输第二栅极信号；
发光控制线，配置为传输第三栅极信号；
第一晶体管，包括第一电极、耦接到第二节点的第二电极、耦接到第一节点的栅电极和耦接到所述第二节点的背栅电极；
第二晶体管，包括耦接到所述数据线的第一电极、耦接到所述第一节点的第二电极和耦接到所述第一扫描线的栅电极；
第三晶体管，包括耦接到所述第三电源线的第一电极、耦接到所述第一节点的第二电极和耦接到所述基准扫描线的栅电极；
第四晶体管，包括耦接到所述第二节点的第一电极、耦接到所述第四电源线的第二电极和耦接到所述第二扫描线的栅电极；
第五晶体管，包括耦接到所述第一电源线的第一电极、耦接到所述第一晶体管的所述第一电极的第二电极和耦接到所述发光控制线的栅电极；
电容器，耦接在所述第二节点与所述第一节点之间；以及
发光元件，耦接到所述第二节点和所述第二电源线。


2.根据权利要求1所述的像素电路，其中，所述第一晶体管的所述背栅电极设置为与所述第一晶体管的所述栅电极重叠，绝缘层介于所述第一晶体管的所述背栅电极与所述第一晶体管的所述栅电极之间。


3.根据权利要求2所述的像素电路，其中，所述第一晶体管至所述第四晶体管中的每一个包括氧化物半导体，并且
所述第五晶体管包括硅半导体。


4.根据权利要求3所述的像素电路，其中，所述第一晶体管至所述第五晶体管中的每一个的栅电极设置在半导体上。


5.根据权利要求4所述的像素电路，其中，所述第一晶体管的所述背栅电极和所述第五晶体管的所述栅电极设置在同一层上。

【专利技术属性】
技术研发人员：金东辉，金那英，金喆镐，李王枣，全珍，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：韩国;KR