用于3U PXIe测控机箱扩展的级联板卡及扩展测控机箱的方法技术

本发明专利技术涉及用于3U PXIe测控机箱扩展的级联板卡及扩展测控机箱的方法，级联板卡包括：FPGA芯片，所述FPGA芯片用于接收和发送高速数据；差分互联及高速互联自定义接口，所述差分互联及高速互联自定义接口用于多个机箱的级联板卡之间的互联通信；以及背板高速互联模块，所述背板高速互联模块用于实现FPGA芯片与所述机箱中的模块、所述级联板卡的模块之间的互联通信。本发明专利技术实施例可以实现多个3U PXIe测控机箱的扩展，增大测控机箱的密度，为实现更多路测控输出的场合提供了切实可行的方案。

【技术实现步骤摘要】
用于3UPXIe测控机箱扩展的级联板卡及扩展测控机箱的方法
本专利技术涉及量子通信
，特别用于3UPXIe测控机箱扩展的级联板卡及扩展测控机箱的方法。
技术介绍
目前随着量子信息科学领域的不断发展，研究活动也随之迅速增加，量子科学有可能在不远的未来取得巨大的技术进步，对以后计算与通信领域产生巨大影响，而在研究量子位的行为中，因量子位的信息受到不同物理条件的影响，AWG(ArbitraryWaveformGenerator，任意波形发生器)等各类精准的数字化仪器起着至关重要的作用。随着量子计算技术的不断发展，量子比特位的增加是必然趋势，而如何对应提供高密度的测控方案也随之成为一个挑战，因此研究如何实现量子计算测控设备更高的扩展性与兼容性是非常有必要的。
技术实现思路
本专利技术旨在至少在一定程度上解决以下技术问题：如何实现量子计算测控设备间的扩展和兼容。本专利技术实施例的第一方面提供了一种用于3UPXIe测控机箱扩展的级联板卡，多个测控机箱通过所述级联板卡互联，所述级联板卡包括：FPGA芯片，所述FPGA芯片用于接收和发送高速数据；差分互联及高速互联自定义接口，所述差分互联及高速互联自定义接口用于多个机箱的级联板卡之间的互联通信；以及背板高速互联模块，所述背板高速互联模块用于实现FPGA芯片与所述机箱中的模块、所述级联板卡的模块之间的互联通信。本专利技术实施例可以实现多个3UPXIe测控机箱的扩展，增大测控机箱的密度，为实现更多路测控输出的场合提供了切实可行的方案。在一个示例中，所述级联板卡设置于所述测控机箱的系统时钟模块的槽位上，通过所述系统时钟模块的槽位与所述机箱其余模块的连接关系，实现所述测控板卡与所述机箱其余模块的连接。本专利技术示例在在遵循3UPXIe机箱规范的基础上，灵活使用机箱背板走线，利用系统时钟模块与机箱内其余模块的互联关系，将级联板卡模块替换系统时钟模块，实现级联板卡与机箱内部模块及机箱间的互联。在一个示例中，还包括：过温保护电路，所述过温保护电路用于在所述级联板卡温度超过阈值的情况下，切断所述测控机箱对所述级联板卡的供电。本专利技术示例通过温保护电路最大限度保证级联板卡使用时的可靠性与稳定性。在一个示例中，还包括：配置接口，所述配置接口与FLASH芯片连接。在一个示例中，所述FLASH芯片烧写有数据处理逻辑，所述数据处理逻辑用户辅助所述FPGA芯片进行数据处理，实现多个所述级联板卡的互联。在一个示例中，还包括：DDR控制器，所述DDR控制器设置有内存。在一个示例中，所述差分互联及高速互联自定义接口设置于所述级联板卡的前面板上。在一个示例中，还包括：PCIe互联接口，所述PCIe互联接口用于通过PCIe总线实现所述级联板卡与上位机的通信。本专利技术示例通过PCIe总线与工控上位机进行通信，为实现由更多模块组成的测控系统成为可能。在一个示例中，还包括：自定义IO接口，所述自定义IO接口用于实现FPGA芯片与所述机箱中的模块、所述级联板卡的模块之间的互联通信，且所述自定义IO接口的数据传输速度低于所述背板高速互联模块的数据传输速度。本专利技术示例通过设置自定义IO接口，辅助级联板卡的通信，减轻了背板高速互联模块的通信压力。本专利技术实时例的第二方面提供了一种利用第一方面所述的级联板卡扩展测控机箱的方法，包括：将级联板卡设置在测控机箱的系统时钟模块的槽位上；通过差分互联及高速互联自定义接口连接多个级联板卡，实现多个测控机箱的互联；通过所述级联板卡上的FPGA芯片进行收发数据，形成多个测控机箱间的数据通路。有益效果：本专利技术实施例提供的级联板卡，在遵循3UPXIe机箱规范的基础上，灵活使用机箱背板走线，利用系统时钟模块与机箱内其余模块的互联关系，将级联板卡模块替换系统时钟模块，实现级联板卡与机箱内部模块及机箱间的互联。本专利技术实施例可以实现多个3UPXIe测控机箱的扩展，增大测控机箱的密度，为实现更多路测控输出的场合提供了切实可行的方案。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1为本专利技术实施例提供的级联板卡的框架结构示意图；图2为本专利技术的实施例提供的测控机箱的扩展结构示意图。具体实施方式为了更清楚的阐释本申请的整体构思，下面结合说明书附图以示例的方式进行详细说明。PXIE机箱的核心仍然是PCI总线，但是额外增加了时钟和同步触发总线，增加的时钟和同步触发信号使其在测量、通信、工业自动化等领域拥有更大的技术优势。PXIExpress相对PXI机箱最显著的改进和优势就在于它融入PCIExpress的特点，采用串行传输，点到点的总线拓扑结构。不同于PXI在所有总线设备间分享带宽，PXIExpress为每一个设备提供单独的传输通道。本专利技术实施例的第一方面提供了一种用于3UPXIe测控机箱扩展的级联板卡，图1为本专利技术实施例提供的级联板卡的框架结构示意图，如图所示，级联板卡主要包括高性能FPGA芯片、DDR4内存、FLASH芯片、背板高速互联接口、PCIe互联接口、差分互联及高速互联自定义接口。根据本专利技术的具体实施例，FPGA芯片用于接收和发送高速数据，差分互联及高速互联自定义接口用于多个机箱的级联板卡之间的互联通信，背板高速互联模块用于实现FPGA芯片与所述机箱中的模块、所述级联板卡的模块之间的互联通信。顾名思义，背板高速互联模块设置于级联板卡的背板上。可以理解的是，本专利技术示例中的互联通信是指高速互联通信，即，数据的吞吐量在单位时间内达到GB。根据本专利技术的具体实施例，所述级联板卡设置于所述测控机箱的系统时钟模块的槽位上，通过所述系统时钟模块的槽位与所述机箱其余模块的连接关系，实现所述测控板卡与所述机箱其余模块的连接。本专利技术示例在遵循3UPXIe机箱规范的基础上，灵活使用机箱背板走线，利用系统时钟模块与机箱内其余模块的互联关系，将级联板卡模块替换系统时钟模块，实现级联板卡与机箱内部模块及机箱间的互联。根据本专利技术的具体实施例，由于级联板卡为自定义板卡，因此额外添加的过温保护电路，当板卡出现温度过高的异常现象时，及时切断机箱背板电源对板卡的供电，最大限度保证级联板卡使用时的可靠性与稳定性，具体而言，所述过温保护电路用于在所述级联板卡温度超过阈值的情况下，切断所述测控机箱对所述级联板卡的供电。根据本专利技术的具体实施例，还包括：配置接口，所述配置接口与FLASH芯片连接，所述FLASH芯片烧写有数据处理逻辑，所述数据处理逻辑用户辅助所述FPGA芯片进行数据处理，实现多个所述级联板卡的互联。根据本专利技术的具体实施例，还包括：DDR控制器，所述DDR控制器设置有内存，优选的，所述内存是DDR4内存。根据本专利技术的具本文档来自技高网...

【技术保护点】
1.一种用于3U PXIe测控机箱扩展的级联板卡，其特征在于，多个测控机箱通过所述级联板卡互联，所述级联板卡包括：/nFPGA芯片，所述FPGA芯片用于接收和发送高速数据；/n差分互联及高速互联自定义接口，所述差分互联及高速互联自定义接口用于多个机箱的级联板卡之间的互联通信；以及/n背板高速互联模块，所述背板高速互联模块用于实现FPGA芯片与所述机箱中的模块、所述级联板卡的模块之间的互联通信。/n

【技术特征摘要】
1.一种用于3UPXIe测控机箱扩展的级联板卡，其特征在于，多个测控机箱通过所述级联板卡互联，所述级联板卡包括：
FPGA芯片，所述FPGA芯片用于接收和发送高速数据；
差分互联及高速互联自定义接口，所述差分互联及高速互联自定义接口用于多个机箱的级联板卡之间的互联通信；以及
背板高速互联模块，所述背板高速互联模块用于实现FPGA芯片与所述机箱中的模块、所述级联板卡的模块之间的互联通信。


2.根据权利要求1所述的级联板卡，其特征在于，所述级联板卡设置于所述测控机箱的系统时钟模块的槽位上，通过所述系统时钟模块的槽位与所述机箱其余模块的连接关系，实现所述测控板卡与所述机箱其余模块的连接。


3.根据权利要求1所述的级联板卡，其特征在于，还包括：过温保护电路，所述过温保护电路用于在所述级联板卡温度超过阈值的情况下，切断所述测控机箱对所述级联板卡的供电。


4.根据权利要求1所述的级联板卡，其特征在于，还包括：配置接口，所述配置接口与FLASH芯片连接。


5.根据权利要求4所述的级联板卡，其特征在于，所述FLASH芯片烧写有数据处理逻辑，所述数据处理逻辑用户辅助...

【专利技术属性】
技术研发人员：赵素梅，刘强，金长新，
申请(专利权)人：济南浪潮高新科技投资发展有限公司，
类型：发明
国别省市：山东;37