一种压敏电阻的测试方法技术

本发明专利技术适用于电路测试领域，提供了一种压敏电阻的测试方法，所述方法包括下述步骤：在被测压敏电阻的两端加载高频率交流电，所述交流电的电压低于被测压敏电阻的标称额定电压；在与被测压敏电阻相连的旁路元件的高点端接入隔离所述旁路元件的隔离电路；计算被测压敏电阻的电容值，将被测压敏电阻的电容值与设定的阈值范围进行比较，判断被测压敏电阻是否为良品。通过本发明专利技术可以大大提高压敏电阻电性能检测的准确性和稳定性，能够有效地检查出ＦＰＣ上搭载的压敏电阻的各项电性能不良，实现完全的电性能检查。

【技术实现步骤摘要】

本专利技术属于电路测试领域，尤其涉及。
技术介绍
静电会对电子制造业造成巨大的危害，柔性印刷线路板(Flexible Printed Circuit board, FPC )制造行业也是如此。积累的静电会吸附微小的尘埃，对线 路间的绝缘性能和外观造成影响。而且，静电会对线路板上的芯片等重要电子 元件具有潜在损坏和緩慢失效性，造成持续性的危害。更为严重的是，积累静 电的瞬间放电常常会使线路介质击穿，芯线熔断，使线路板上搭载的电子元件 漏电流增大，加速元件的老化以及电性能参数的改变等。在实际生产和制造， 尤其在运用过程中，不产生静电是不可能的，但是产生静电并非危险所在，危 害在于静电积累以及由此产生的静电放电，因此对静电积累的限制和采取措施 使静电耗散掉尤为重要。在包括FPC在内的众多电子产品在设计时，充分考虑到静电的危害性，通 过运用合理有效的电子元件接入电路中，使产生的静电能及时有效释放，防止 高压放电造成元器件和电路损坏。例如在移动电话等4皿类FPC中，常常在按 键和地铜(地线)之间，接压壽文电阻(Voltage Sensitive Resistor, VSR)用于静电 防护、过电压保护、抑制浪涌电流以及吸收尖峰脉冲等。压敏电阻是一种对电 压敏感的非线性过电压保护半导体元件，在电路中用文字符号"RV"或"R" 表示，其电气符号如图l所示。通常情况下，压敏电阻由引线、电极、氧化锌 颗粒和边界层构成，如图2所示。氧化锌晶粒的电阻率4艮低，边界层的电阻率 却很高，相接触的两个晶粒之间形成了一个相当于齐纳二极管的势垒，形成一 个压敏电阻单元，每个压敏电阻单元的击穿电压大约为3.5V,如果将许多压敏电阻单元加以串联和并联就构成了压敏电阻的基体。串联的压敏电阻单元越多， 其击穿电压就超高，基片的横截面积越大，其通流容量也越大。压敏电阻在工 作时，每个压敏电阻单元都在承受浪涌电能量，由于其优越性能，压敏电阻广 泛地应用在电子产品中，起到了静电防护、过电压保护、防雷、抑制浪涌电流、 吸收尖峰脉冲、限幅、高压灭弧、消噪以及保护半导体元器件等作用。FPC搭载包括压敏电阻在内的元器件后，必须对其进行电性能测试，以保 证产品的品质。对线路板上搭载的电子元器件进行测试通常用到在线测试机(In Circuit Test, ICT)。测试时，通过电测夹具，导线和探:针将;f寺测元器件的端点 引进测试机体，测试机通过两端点(高低点)输入相应信号，然后再检测两端 的测量值，与待测元器件本身的标准值比较，如果在预先设定的上下限范围内， 则判断待测元器件为良品，如果超出了设定的范围，则判断待测元器件为不良 品。例如待测元器件为100欧姆(Q)的电阻，测试点为1(高点)和2(低点)， 测试机通过1点输入3毫安(mA)的直流信号通过电阻，然后测试1和2点的 电压值，通过欧姆定律计算出测量电阻值(R=U/I),将测量值和100Q比较， 假设预先设定的上下限为5% (测量值为95D ~ 105Q判为合格)，如果测量值 为99。，则判断待测元器件为良品，如果测量值为50Q，则判断待测元器件为 不良品。由于压敏电阻的电压与电流成特殊的非线性关系，不遵守欧姆定律，如果 采用传统的方法测试压^t电阻，即提供直流信号源，测试-降测元件两端电压， 通过欧姆定律计算阻值比较的方法，无法测试到压敏电阻的电阻值，每次测试 值都为无穷大，使得搭载压敏电阻后的产品，例如FPC不能作完全的电性能测 试，从而使得产品存在巨大的品质隐患。
技术实现思路
本专利技术实施例的目的在于提供，旨在解决无法测 试压敏电阻的电阻值，使得搭载压敏电阻后的产品不能作完全的电性能测试的问题。本专利技术实施例是这样实现的，，所述方法包括下述步骤在被测压敏电阻的两端加载高频率交流电，所述交流电的电压低于被测压 敏电阻的标称额定电压；在与被测压敏电阻相连的旁路元件的高点端接入隔离所述旁路元件的隔离 电路；计算被测压敏电阻的电容值，将被测压敏电阻的电容值与设定的阈值范围 进行比较，判断被测压敏电阻是否为良品。在本专利技术实施例中，在被测压敏电阻的两端加载电压低于压敏电阻额定电 压的高频率交流电，并在与被测压敏电阻相连的旁路元件的高点端接入隔离电 路，通过计算被测压敏电阻的电容值判断被测压敏电阻是否为良品，可以大大 提高压敏电阻电性能检测的准确性和稳定性，能够有效地检查出FPC上搭载的 压敏电阻的各项电性能不良，实现完全的电性能检查。附图说明图l是压敏电阻的电气符号图； 图2是压敏电阻的结构原理图3是本专利技术实施例提供的压敏电阻在线测试的实现原理图。 具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅 仅用以解释本专利技术，并不用于限定本专利技术。在本专利技术实施例中，在浮皮测压每文电阻的两端加载低于压敏电阻额定电压的 高频率交流电，并在与被测压敏电阻相连的旁路元件的高点端接入隔离电路，:计算浮皮测压壽文电阻的电容值判tf"* ^江狄* m旦- a曰.口口P t普通电阻器遵守欧姆定律，而压敏电阻的电压与电流则呈特殊的非线性关 系。当压壽丈电阻两端加载的电压高于标称额定电压时，压敏电阻将会迅速击穿 导通，并由高阻状态变为低阻状态，工作电流也急剧增大；当压^t电阻两端加 载的电压低于标称额定电压时，压敏电阻的电阻值接近无穷大，内部几乎无电 流流过，即在正常电压条件下，压敏电阻相当于一只小电容器。在本专利技术实施例中，在被测压敏电阻的两端加载较低的交流电，该交流电 的电压低于被测压敏电阻的标称额定电压，此时压敏电阻处于高阻状态，将被 测压敏电阻作为常规的电容，测试通过被测压敏电阻的交流电流，通过计算得 出其电容值，然后将计算的电容值与设定的阈值范围进行比较，通过设定的上 下限判断#:测压敏电阻是否为良品。压敏电阻的电容满足下式c=q/u,其中c为压敏电阻的电容，q为通过压敏电阻的电量，u为加载在 压壽文电阻两端的交流电的电压。通过压壽丈电阻的电流满足下式，i=dq/dt=c*du/dt; 设交流电为u=1.414u*sincot，则可以计算出 i= c*du/dt=1.414 u*c* co *sin(cot+90') 由此可计算出压敏电阻的电容值c =-^-其中o^2丌f， f为交流电的频率。1.414 u co sin(cot+900)由上述公式可以看出，压敏电阻的电容与交流电的频率f有关，因此，选 择合适的频率是保证测试准确性和稳定性的关键，交流电的频率越高，测试的 稳定性越好。本专利技术实施例采用高频率(1000HZ~ 1MHZ)交流电加载在被测 压敏电阻的两端。通过大量实验，作为本专利技术的一个优选实施例，当交流电的 频率f为1MHZ时，压每丈电阻测试的准确性和稳定性最佳。由于移动电话4鍵板FPC电路中所有的压敏电阻都是分别接在##和地线 之间，测试过程中常常会相互干扰，导致测试值很不稳定。在本专利技术实施例中，当测试被测压敏电阻时，在与被测压敏电阻相连的旁路元件的高点端接入隔离 电路，使旁路元件(干扰源)两端的电压保持一致，且避免有电流分流到旁路 元件上，从而达到了隔离旁路元件的目的，有效地消除干扰，保证被测压敏电阻测试值的准确本文档来自技高网...

【技术保护点】
一种压敏电阻的测试方法，其特征在于，所述方法包括下述步骤：　在被测压敏电阻的两端加载高频率交流电，所述交流电的电压低于被测压敏电阻的标称额定电压；　在与被测压敏电阻相连的旁路元件的高点端接入隔离所述旁路元件的隔离电路；　计算被测压敏电阻的电容值，将被测压敏电阻的电容值与设定的阈值范围进行比较，判断被测压敏电阻是否为良品。

【技术特征摘要】

【专利技术属性】
技术研发人员：华江，刘凯，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：94[中国|深圳]