D类放大器电路及包括其的集成电路和电子设备制造技术

一种用于接收放大器输入信号且输出放大器输出信号的D类放大器电路，包括：一个D类输出级；一个数字调制器，用于基于调制器输入信号而生成用于控制所述D类输出级的至少一个控制信号；一个误差块，用于基于该放大器输出信号和该放大器输入信号而生成误差信号；以及，一个控制器，被配置为基于对该放大器输入信号的幅度的指示来改变该误差信号对该调制器输入信号做出贡献的程度；其中该误差块包括一个模数转换器，该模数转换器被配置为接收一个基于该放大器输出信号的模数转换器输入信号，所述模数转换器包括一个电流控制振荡器和一个计数器，该电流控制振荡器响应于该模数转换器输入信号，该计数器被耦合至该电流控制振荡器的输出。

【技术实现步骤摘要】
D类放大器电路及包括其的集成电路和电子设备本申请是申请日为2015年8月24日、申请号为201580058056.5、名称为“D类放大器电路”的专利技术专利申请的分案申请。
本专利技术涉及D类放大器电路，尤其涉及基于信号幅度选择性地改变用于驱动放大器输出级的信号分量的D类放大器。
技术介绍
图1例示了常规D类放大器的一个实施例。调制器101基于输入信号来控制D类输出级102，以生成输出信号Vout，该输入信号在此实施例中是数字输入信号Din。输出级102包括用于在多个电压(例如，电源电压VDD和接地电压，或正电源电压+VDD和负电源电压-VDD)之间切换输出级102的多个开关。如本领域技术人员将理解的，输出级102可以包括半桥开关布置或全桥开关布置，并且被切换以输出模拟输出信号Vout，该模拟输出信号在一些实施方案中可以是差分输出信号。调制器101接收输入信号(该输入信号在此实施例中是数字信号Din)，并且导出用于输出级102的至少一个适当的控制信号。标准数字调制器101具有定义明确的传递函数，例如，平坦的并且在某个通带频率范围上具有限定的增益。理想地，此数字域信号处理提供高性能，并且避免模拟电路系统具有的与噪声、分量失配和非线性相关联的非零信号衰减。然而，输出信号Vout是模拟信号，并且它的性能受放大器的任何输出驱动器级中的模拟效应限制。例如，输出驱动器晶体管导通电阻、有限上升和下降时间、传播延迟、电源纹波和输出阻抗。此外，任何电源纹波都会引起输出驱动器级的成比例的增益变化。负反馈技术通常用于抑制由这些原因引起的信号失真。图1的D类放大器因此具有包括模数转换器(ADC)103和减法器104的反馈路径。ADC103适于接收模拟输出信号Vout并且产生表示此输出信号的数字信号。然后由减法器104将此数字信号从数字输入信号Din减去以产生误差信号。环路滤波器105(其可以是例如数字积分器)对该误差信号进行滤波，以生成被供应给数字调制器101的调制器输入信号。这样的放大器电路的性能受ADC103的噪声、分辨率和线性限制。为了避免将不希望的噪声引入放大器电路内，ADC必须具有良好的噪声特性，这通常需要使用相对高性能的连续时间ADC。这样的ADC相对较大(在集成电路中的硅面积方面)，并且在使用中具有相对高的功率消耗。通常，已经在相对高的功率应用中使用D类放大器电路，所述应用例如是主电源供电的音频设备，其中尺寸和功率消耗不是关键的。然而，D类放大器正越来越多地被考虑用于便携式装置等中的应用。随着向更小几何结构的硅制造工艺发展，使用主要是数字的电路是有利的。D类放大器可以包括在很大程度上是数字的架构，且因此D类放大器正越来越多地被提出用于驱动例如便携式装置等的小型扬声器，或者甚至用于其中功率通常相对较低的耳塞式耳机应用/头戴式耳机应用。在这样的应用中，尺寸和功率效率是放大器电路要考虑的因素。
技术实现思路
因此，期望提供一种D类放大器电路，该D类放大器电路至少减轻上述缺点中的一些缺点。根据本专利技术，提供了一种用于接收数字输入信号并且输出模拟输出信号的D类放大器电路，包括：一个D类输出级；一个数字调制器，用于基于调制器输入信号来生成用于控制所述D类输出级的至少一个控制信号；一个误差块，用于基于所述输出信号和所述数字输入信号来生成误差信号；一个信号选择器块，被配置为在第一输入处接收所述误差信号，在第二输入处接收所述数字输入信号的一种型式，并且生成所述调制器输入信号；其中：所述信号选择器块能在第一操作模式和第二操作模式中操作，其中：在第一模式中，所述调制器输入信号至少部分地基于所述误差信号；且在第二模式中，所述调制器输入信号基于所述数字输入信号并且与所述误差信号无关；以及一个信号选择控制器，被配置为基于对所述数字输入信号的幅度的指示来控制所述信号选择器块的操作模式。该信号选择器块可以包括位于所述第一输入和一个选择器模块之间的第一信号路径，并且包括位于所述第二输入和所述选择器模块之间的第二信号路径。该选择器模块可以被配置为由来自所述第一信号路径和所述第二信号路径的信号生成所述调制器输入信号。该选择器模块可在组合器状态(combinerstate)下操作，以将来自所述第一信号路径的信号与来自所述第二信号路径的信号组合，从而提供所述调制器输入信号，和/或可在直通状态(pass-throughstate)下操作以提供来自所述第二信号路径信号作为所述调制器输入信号。该信号选择控制器可以被配置为在第一模式中在组合器状态下控制选择器模块，并且在第二模式中在直通状态下控制选择器模块。在一些实施方案中，所述选择器模块被配置为选择来自所述第一信号路径的信号或来自所述第二信号路径的信号，以提供所述调制器输入信号。该信号选择控制器可以被配置为控制所述选择器模块在第一模式中选择来自所述第一信号路径的信号，并且在第二模式中选择来自所述第二信号路径的信号。在一些实施方案中，所述第一信号路径包括至少一个可变增益元件。所述信号选择控制器可以被配置为控制所述至少一个可变增益元件在第一模式中提供第一增益设置，并且在第二模式中提供第二增益设置。所述第二增益设置可以为零。在一些实施方案中，所述信号选择控制器被配置为控制所述至少一个可变增益元件，以提供在所述第一增益设置和所述第二增益设置之间的、涉及至少一个中间增益设置的受控增益转变。所述受控增益转变可以包括增益斜坡(ramp)。在一些实施方案中，所述可变增益元件包括乘法器。所述第一信号路径可以包括一个环路滤波器。所述至少一个可变增益元件可以位于所述环路滤波器下游的第一信号路径中。附加地或替代地，在一些实施方案中，所述环路滤波器具有可变增益，并且所述至少一个可变增益元件可以包括所述环路滤波器。所述环路滤波器可以包括一个积分器，并且所述信号选择控制器可以被配置为控制所述积分器的积分器时间常数，以改变所述环路滤波器的增益。所述信号选择控制器可以被配置为在第一模式中启用所述环路滤波器，并且在第二模式中禁用所述环路滤波器。在一些实施方案中，所述误差块包括一个被耦合以接收输出信号的模数转换器(ADC)。所述误差块还可以包括一个减法器，所述减法器可以基于ADC的输出和所述数字输入信号来生成误差信号。所述信号选择控制器可以被配置为在第一模式中启用模拟ADC并且在第二模式中禁用ADC。所述放大器电路还可以包括一个用于确定数字输入信号的包络值的包络检测器。所述信号选择控制器可以被配置为使用所述包络值作为对所述数字输入信号的幅度的指示。所述包络检测器可以在所检测到的信号包络的任何下降和包络值的减小之间施加预定延迟。在一些实施方案中，所述包络检测器接收所述数字输入信号的一种型式。在一些实施方案中，所述信号选择控制器被配置为接收对音量控制设置的指示，并且使用对音量控制设置的所述指示作为对所述数字输入信号的幅度的指示。所述信号选择控制器可以被配置为，如果对所本文档来自技高网...

【技术保护点】
1.一种用于接收放大器输入信号并且输出放大器输出信号的D类放大器电路，包括：/n一个D类输出级；/n一个数字调制器，用于基于调制器输入信号而生成用于控制所述D类输出级的至少一个控制信号；/n一个误差块，用于基于所述放大器输出信号和所述放大器输入信号而生成误差信号；/n一个控制器，被配置为基于对所述放大器输入信号的幅度的指示来改变所述误差信号对所述调制器输入信号做出贡献的程度；/n其中所述误差块包括一个模数转换器，所述模数转换器被配置为接收一个基于所述放大器输出信号的模数转换器输入信号，所述模数转换器包括一个电流控制振荡器和一个计数器，所述电流控制振荡器响应于所述模数转换器输入信号，所述计数器被耦合至所述电流控制振荡器的输出。/n

【技术特征摘要】
20140829 GB 1415328.21.一种用于接收放大器输入信号并且输出放大器输出信号的D类放大器电路，包括：
一个D类输出级；
一个数字调制器，用于基于调制器输入信号而生成用于控制所述D类输出级的至少一个控制信号；
一个误差块，用于基于所述放大器输出信号和所述放大器输入信号而生成误差信号；
一个控制器，被配置为基于对所述放大器输入信号的幅度的指示来改变所述误差信号对所述调制器输入信号做出贡献的程度；
其中所述误差块包括一个模数转换器，所述模数转换器被配置为接收一个基于所述放大器输出信号的模数转换器输入信号，所述模数转换器包括一个电流控制振荡器和一个计数器，所述电流控制振荡器响应于所述模数转换器输入信号，所述计数器被耦合至所述电流控制振荡器的输出。


2.根据权利要求1所述的D类放大器电路，其中所述模数转换器包括一个电压到电流转换块，用于将所述模数转换器输入信号转换成用于驱动所述电流控制振荡器的电流信号。


3.根据权利要求1所述的D类放大器电路，其中所述计数器被配置为对所述电流控制振荡器的输出的脉冲的数目进行计数。


4.根据权利要求1所述的D类放大器电路，其中所述电流控制振荡器包括一个环形振荡器。


5.根据权利要求1所述的D类放大器电路，所述D类放大器电路包括一个校准块，所述校准块用于向计数器输出应用受控校正，以提供模数转换器输出。


6.根据权利要求5所述的D类放大器电路，所述D类放大器电路包括一个校准引擎，所述校准引擎用于控制所述校准块。


7.根据权利要求6所述的D类放大器电路，其中所述校准引擎被配置为控制被所述校准块应用的增益校正因子。


8.根据权利要求6所述的D类放大器电路，其中所述校准引擎被配置为控制被所述校准块应用的多项式校正的系数。


9.根据权利要求1所述的D类放大器电路，其中所述模数转换器输入信号是所述放大器输出信号的一种型式。


10.根据权利要求9所述的D类放大器电路，所述D类放大器电路包括一个数字减法器，用于从所述放大器输入信号的一种数字型式中减去所述模数转换器的输出，以提供所述误差信号。


11.根据权利要求1所述的D类放大器电路，其中所述误差块包括一个模拟减法器，用于从所述放大器输出信号中减去所述放大器输入信号的一种模拟型式，并且所述模数转换器被配置为将所述模拟减法器的输出接收作为所述模数转换器...

【专利技术属性】
技术研发人员：J·P·莱索，T·井户，
申请(专利权)人：思睿逻辑国际半导体有限公司，
类型：发明
国别省市：英国;GB