伺服供电电压检测优化电路制造技术

本实用新型专利技术提供了一种伺服供电电压检测优化电路，包括检测电路，所述检测电路包括检测控制输入侧和检测控制受控侧，所述检测控制输入侧通过稳压电路连接于母线电压以在母线电压正常时导通检测电路，母线电压过低时关断检测电路，所述检测控制受控侧的两端分别一端连接于电源端，另一端通过下拉电阻连接于接地端，且所述下拉电阻远离接地端的一端连接于MCU芯片以在检测电路导通时向MCU芯片输出高电平，检测电路断开时向MCU芯片输出低电平。本实用新型专利技术电路结构简单，成本低，很适合用在简易伺服和低压伺服上等不需要实时检测母线电压VPP值只需要检测母线电压VPP是否过低的场合。

【技术实现步骤摘要】
伺服供电电压检测优化电路
本技术属于伺服供电电压检测
，尤其是涉及一种伺服供电电压检测优化电路。
技术介绍
目前的通用伺服都会有母线电压VPP检测的电路，相关电路如图1所示，母线电压VPP通过第一电阻R1和第二电阻R2分压处理后经过一个隔离运放U1到普通运放U28A处理电压后输入到MCU检测电压值。这个方案的优点是可以实时检测电压值，但是缺点也很明显成本高电路复杂，对于很多简易伺服或者低压伺服不需要实时电压，这样的电路对于不需要实时电压的的场合来说电路国语复杂，成本过于高昂。
技术实现思路
本技术的目的是针对上述问题，提供一种伺服供电电压检测优化电路。为达到上述目的，本技术采用了下列技术方案：一种伺服供电电压检测优化电路，包括检测电路，所述检测电路包括检测控制输入侧和检测控制受控侧，所述检测控制输入侧通过稳压电路连接于母线电压以在母线电压正常时导通检测电路，母线电压过低时关断检测电路，所述检测控制受控侧的两端分别一端连接于电源端，另一端通过下拉电阻连接于接地端，且所述下拉电阻远离接地端的一端连接于MCU芯片以在检测电路导通时向MCU芯片输出高电平，检测电路断开时向MCU芯片输出低电平。在上述的伺服供电电压检测优化电路中，所述检测电路包括第一三极管和第二三极管，所述第一三极管的基极为检测控制输入侧，其通过稳压电路连接于所述母线电压，第一三极管的被控侧连接于所述第二三极管的基极以在第一三极管被导通时驱动第二三极管，所述第二三极管的被控侧为所述检测控制受控侧。在上述的伺服供电电压检测优化电路中，所述第一三极管为NPN三极管，第一三极管的被控侧包括集电极和发射极，第一三极管的集电极通过上拉电阻连接于电源端，发射极连接于接地端，第二三极管的基极连接在上拉电阻远离所述电源端的一端。在上述的伺服供电电压检测优化电路中，所述第二三极管为PNP三极管，第二三极管的被控侧包括集电极和发射极，第二三极管的发射极连接于电源端，集电极通过下拉电阻连接于接地端，所述MCU芯片连接在下拉电阻与集电极的公共端处。在上述的伺服供电电压检测优化电路中，所述MCU芯片为任意具有GPIO接口的DSP处理器。在上述的伺服供电电压检测优化电路中，所述电源端为3.3V直流供电电源。在上述的伺服供电电压检测优化电路中，所述稳压电路包括稳压二极管，所述稳压二极管的阴极连接于所述母线电压，阳极连接于第一三极管的基极。在上述的伺服供电电压检测优化电路中，所述检测电路还包括分压电路。在上述的伺服供电电压检测优化电路中，所述分压电路包括第一分压电阻和第二分压电阻，所述第一分压电阻的一端连接于稳压二极管的阳极，另一端连接于第一三极管的基极，所述第二分压电阻的一端连接于第一分压电阻与第一三极管基极的公共端，另一端连接于接地端。在上述的伺服供电电压检测优化电路中，所述第一三极管的集电极通过第三分压电阻连接于上拉电阻，所述第二三极管的基极连接在上拉电阻与第三分压电阻的公共端。本技术的优点在于，电路结构简单，成本低，很适合用在简易伺服和低压伺服上等不需要实时检测母线电压VPP值只需要检测母线电压VPP是否过低的场合。附图说明图1是现有技术的母线电压检测电路；图2是本技术的伺服供电电压检测优化电路。附图标记：第一电阻R1；第二电阻R2；母线电压VPP；隔离运放U1；普通运放U28A；第一三极管Q1；第一三极管Q1的；第一分压电阻R11；第二分压电阻R21；上拉电阻R31；下拉电阻R51；第三分压电阻R41。具体实施方式下面结合附图和具体实施方式对本技术做进一步详细的说明。如图2所示，本实施例公开了一种伺服供电电压检测优化电路，包括检测电路，且检测电路包括检测控制输入侧和检测控制受控侧，检测控制输入侧通过稳压电路连接于母线电压VPP以在母线电压VPP正常时导通检测电路，母线电压VPP过低时关断检测电路，检测控制受控侧的两端分别一端连接于电源端，电源端为3.3V直流供电电源，另一端通过下拉电阻R51连接于接地端，且下拉电阻R51远离接地端的一端连接于MCU芯片以在检测电路导通时向MCU芯片输出高电平，检测电路断开时向MCU芯片输出低电平。MCU芯片可以为任意具有GPIO接口的DSP处理器，这里不进行限制。具体地，检测电路包括第一三极管Q1和第二三极管Q2，第一三极管Q1的基极为检测控制输入侧，其通过稳压电路连接于母线电压VPP，第一三极管Q1的被控侧连接于第二三极管Q2的基极以在第一三极管Q1被导通时驱动第二三极管Q2，第二三极管Q2的被控侧为检测控制受控侧。进一步地，第一三极管Q1为NPN三极管，第一三极管Q1的被控侧包括集电极和发射极，第一三极管Q1的集电极通过上拉电阻R31连接于电源端，发射极连接于接地端，第二三极管Q2的基极连接在上拉电阻R31远离电源端的一端；第二三极管Q2为PNP三极管，第二三极管Q2的被控侧包括集电极和发射极，第二三极管Q2的发射极连接于电源端，集电极通过下拉电阻R51连接于接地端，MCU芯片连接在下拉电阻R51与集电极的公共端处。优选地，检测电路还包括分压电路，分压电路包括第一分压电阻R11和第二分压电阻R21，稳压电路包括稳压二极管D1，稳压二极管D1的阴极连接于母线电压VPP，第一分压电阻R11的一端连接于稳压二极管D1的阳极，另一端连接于第一三极管Q1的基极，第二分压电阻R21的一端连接于第一分压电阻R11与第一三极管Q1基极的公共端，另一端连接于接地端。进一步地，第一三极管Q1的集电极通过第三分压电阻R41连接于上拉电阻R31，第二三极管Q2的基极连接在上拉电阻R31与第三分压电阻R41的公共端处。本电路在母线电压正常时图2中AB间压降会使第一三极管Q1打开，同时第二三极管Q2也打开，此时的VDC-DSP的信号是‘1’；母线电压VPP经过稳压二极管D1(假设是12V稳压二极管)将第一分压电阻R11和第二分压电阻R21之间的电压控制在12V,当VPP降低到一定程度(具体VPP降低程度可以通过第一分压电阻R11和第二分压电阻R21阻值及稳压二极管D1的稳压电压调整)时会导致AB之间的压降过低，导致第一三极管Q1关断，从而使得第二三极管Q2也关断此时VDC-DSP的信号会变为‘0’。本文中所描述的具体实施例仅仅是对本技术精神作举例说明。本技术所属
的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本技术的精神或者超越所附权利要求书所定义的范围。尽管本文较多地使用了：第一电阻R1；第二电阻R2；母线电压VPP；隔离运放U1；普通运放U28A；第一三极管Q1；第一三极管Q1的；第一分压电阻R11；第二分压电阻R21；上拉电阻R31；下拉电阻R51；第三分压电阻R41等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本技术的本质；本文档来自技高网...

【技术保护点】
1.一种伺服供电电压检测优化电路，其特征在于，包括检测电路，所述检测电路包括检测控制输入侧和检测控制受控侧，所述检测控制输入侧通过稳压电路连接于母线电压以在母线电压正常时导通检测电路，母线电压过低时关断检测电路，所述检测控制受控侧的两端分别一端连接于电源端，另一端通过下拉电阻连接于接地端，且所述下拉电阻远离接地端的一端连接于MCU芯片以在检测电路导通时向MCU芯片输出高电平，检测电路断开时向MCU芯片输出低电平。/n

【技术特征摘要】
1.一种伺服供电电压检测优化电路，其特征在于，包括检测电路，所述检测电路包括检测控制输入侧和检测控制受控侧，所述检测控制输入侧通过稳压电路连接于母线电压以在母线电压正常时导通检测电路，母线电压过低时关断检测电路，所述检测控制受控侧的两端分别一端连接于电源端，另一端通过下拉电阻连接于接地端，且所述下拉电阻远离接地端的一端连接于MCU芯片以在检测电路导通时向MCU芯片输出高电平，检测电路断开时向MCU芯片输出低电平。


2.根据权利要求1所述的伺服供电电压检测优化电路，其特征在于，所述检测电路包括第一三极管和第二三极管，所述第一三极管的基极为检测控制输入侧，其通过稳压电路连接于所述母线电压，第一三极管的被控侧连接于所述第二三极管的基极以在第一三极管被导通时驱动第二三极管，所述第二三极管的被控侧为所述检测控制受控侧。


3.根据权利要求2所述的伺服供电电压检测优化电路，其特征在于，所述第一三极管为NPN三极管，第一三极管的被控侧包括集电极和发射极，第一三极管的集电极通过上拉电阻连接于电源端，发射极连接于接地端，第二三极管的基极连接在上拉电阻远离所述电源端的一端。


4.根据权利要求3所述的伺服供电电压检测优化电路，其特征在于，所述第二三极管为PNP三极管，第二三极管的被控侧包括集电极和发射...

【专利技术属性】
技术研发人员：王刚志，陈凯强，
申请(专利权)人：杭州之山智控技术有限公司，
类型：新型
国别省市：浙江;33