【技术实现步骤摘要】
一种AES密码协处理器及终端设备
本专利技术属于信息安全
，更具体地，涉及一种AES密码协处理器及终端设备。
技术介绍
随着物联网(IoT)和片上系统(SystemonaChip，SoC)的不断发展，以及先进技术的不断采用，物联网芯片在设计时需要对安全考虑的需求也越来越多。由于存在大量的信息交互，数据存储和数据安全是物联网中很重要的一个问题。在安全方面，高级加密标准(AdvancedEncryptionStandard,AES)算法以其速度快、内存需求低、灵活、易维护等优点广泛应用于数字签名、文档加密、邮件加密、传输加密。AES是一种迭代型对称分组密码算法，加密和解密使用相同的原始密钥。AES密码算法分组数据长度为128位，而密钥长度Nk根据安全级别由低到高共有三种，分别为128、192、256位，与之相应的轮变换迭代次数Nr依次为10、12、14。其流程图如图1所示。AES加解密核心流程包含四种基本变换，字节替换、行移位、列混淆和密钥加以及对应的逆变换。在AES加解密的计算过程中，需要对密钥和明文或密文进行载...
【技术保护点】
1.一种AES密码协处理器，其特征在于，包括：运算控制模块、密钥扩展运算模块、数据存储管理模块以及STTMRAM存储模块；/n所述运算控制模块用于控制轮变换按照AES算法规定有序执行并控制轮变换迭代次数，该模块采用加解密数据通路复用结构，加密和解密数据通路复用原始密钥加单元、字节替换单元、行移位单元和输出寄存器单元；/n所述密钥扩展运算模块用于按照AES算法规定执行密钥扩展及配置操作，其中，g变换计算结构采用加法器复用结构，且h变换复用所述g变换中的字节替换单元组；/n所述数据存储管理模块用于控制存储AES算法加解密过程中的临时数据和最终结果到所述STTMRAM存储模块的不同分区中。/n
【技术特征摘要】
1.一种AES密码协处理器，其特征在于，包括：运算控制模块、密钥扩展运算模块、数据存储管理模块以及STTMRAM存储模块；
所述运算控制模块用于控制轮变换按照AES算法规定有序执行并控制轮变换迭代次数，该模块采用加解密数据通路复用结构，加密和解密数据通路复用原始密钥加单元、字节替换单元、行移位单元和输出寄存器单元；
所述密钥扩展运算模块用于按照AES算法规定执行密钥扩展及配置操作，其中，g变换计算结构采用加法器复用结构，且h变换复用所述g变换中的字节替换单元组；
所述数据存储管理模块用于控制存储AES算法加解密过程中的临时数据和最终结果到所述STTMRAM存储模块的不同分区中。
2.根据权利要求书1所述的一种AES密码协处理器，其特征在于，每个所述STTMRAM存储器的容量为64x32bit。
3.根据权利要求1所述的一种AES密码协处理器，其特征在于，所述加解密数据通路复用结构设有两个轮密钥加单元HARK，分别用于加密和解密；其中，加密时，PT明文数据通路依次为原始密钥加单元IARK、字节替换单元HSB、行移位单元HSR、轮密钥加单元HARK1，从而通过输出寄存器单元得到加密后的CT密文数据；解密时CT密文数据为加密的逆操作，通路依次为原始密钥加单元IARK、字节替换单元HSB、行移位单元HSR、列混淆单元HMC、轮密钥加单元HARK2，从而通过所述输出寄存器单元得到加密后的PT明文数据。
4.根据权利要求1所述的一种AES密码协处理器，其特征在于，所述加解密数据通路复用结构兼容128位、192位和256位明密文长度。
5.根据权利要求1至4任一项所述的一种AES密码协处理器，其特征在于，所述加法器复用结构中，串行连接加法器单元形成迭代电路，以通过复用加法器单元，迭代计算上一轮轮密钥g变换轮系数字节用多项式值得到下一轮的g变换轮数字节用多项式值。
6.根据权利要求5所述的一种AES密码协处理器，其特征在于，所述密钥扩展运算模块包括：第一全加器ADD1，第二全加器ADD...
【专利技术属性】
技术研发人员：刘冬生，卢楷文，刘星杰，张聪，陆家昊，刘波，
申请(专利权)人：华中科技大学，浙江驰拓科技有限公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。