时间交错式模拟至数字转换器装置及其控制方法制造方法及图纸

本发明专利技术提供了一种时间交错式模拟至数字转换器装置，其中，该时间交错式模拟至数字转换器装置包括随机数信号发生器、多个ADC和输出电路。随机数信号发生器被配置为产生随机数序列。多个ADC被配置为分别接收模拟输入信号以产生多个数字信号，以及，每个ADC还被配置为根据随机数序列产生选择信号。输出电路被配置为根据多个ADC产生的多个选择信号选择多个数字信号之一者，以产生数字输出信号。

【技术实现步骤摘要】
时间交错式模拟至数字转换器装置及其控制方法相关申请的交叉引用本申请要求2019年4月29日递交的申请号为62/839,822的美国临时案的优先权，在此合并参考该申请案的全部内容。
本专利技术一般涉及一种模拟至数字转换技术，以及更特别地，涉及时间交错式模拟至数字转换器装置及其控制方法。
技术介绍
为了使模拟至数字转换器(analog-to-digitalconverter，ADC)适用于高速应用，开发了一种具有多个ADC的时间交错式ADC装置，以增大整体系统采样率。由于ADCs会因半导体工艺而失配，因此，如果始终顺序地使用ADC来产生数字输出信号，则时间交错式ADC装置的数字输出信号会具有杂散(spur)。为了解决数字输出信号的杂散问题，常规技术使用更多的ADCs和时序控制器来选择ADCs之一者，以产生该数字输出信号。然而，此常规技术需要许多主导线(manywires)连接在时序控制器和ADCs之间，这给芯片内的布线带来了困难。
技术实现思路
有鉴于此，本专利技术的目的之一在于提供一种时间交错式模拟至数字转换器本文档来自技高网...

【技术保护点】
1.一种时间交错式模拟至数字转换器装置，包括：/n随机数信号发生器，被配置为产生随机数序列；/n多个模拟至数字转换器ADC，耦接该随机数信号发生器，并分别被配置为接收模拟输入信号，以产生多个数字信号，其中，该多个ADC中的每一个还被配置为根据该随机数序列产生选择信号；以及，/n输出电路，耦接该多个ADC，并被配置为根据该多个ADC产生的多个选择信号选择该多个数字信号中的其中一个，以产生数字输出信号。/n

【技术特征摘要】
20190429 US 62/839,822;20200325 US 16/830,2431.一种时间交错式模拟至数字转换器装置，包括：
随机数信号发生器，被配置为产生随机数序列；
多个模拟至数字转换器ADC，耦接该随机数信号发生器，并分别被配置为接收模拟输入信号，以产生多个数字信号，其中，该多个ADC中的每一个还被配置为根据该随机数序列产生选择信号；以及，
输出电路，耦接该多个ADC，并被配置为根据该多个ADC产生的多个选择信号选择该多个数字信号中的其中一个，以产生数字输出信号。


2.根据权利要求1所述的时间交错式模拟至数字转换器装置，其特征在于，该多个ADC产生的多个选择信号在相同时刻只有一个具有使能状态，以及，该输出电路选择其选择信号具有使能状态的ADC所产生的数字信号。


3.根据权利要求2所述的时间交错式模拟至数字转换器装置，其特征在于，如果由该多个ADC中的一者产生的选择信号在接收该随机数序列的第一随机数时具有使能状态，则该多个ADC中的该一者在接收紧接该第一随机数之后的第二随机数时产生不具有使能状态的选择信号。


4.根据权利要求2所述的时间交错式模拟至数字转换器装置，其特征在于，该多个ADC中的每一个对相同的该随机数序列进行解码，以确定是否生成具有使能状态的选择信号。


5.根据权利要求4所述的时间交错式模拟至数字转换器装置，其特征在于，还包括：
时钟信号产生器，用于产生时钟信号；
其中，该多个ADC中的每一个包括时序控制器，且该时序控制器接收该时钟信号和该随机数序列，并产生该选择信号。


6.根据权利要求5所述的时间交错式模拟至数字转换器装置，其特征在于，该随机数信号发生器经由一根或多根主导线输出该随机数序列，以及，该主导线的数量小于该多个ADC的数量。


7.根据权利要求1所述的时间交错式模拟至数字转换器装置，其特征在于，该随机数序列是该随机数信号发生器通过产生具有不同脉冲宽度的脉冲宽度调制信号来表示的。


8.根据权利要求5所述的时间交错式模拟至数字转换器装置，其特征在于，该多个ADC中的至少一者的时序控制器包括：
串联连接的多个延迟组件；
选择电路，被配置为根据该随机数序列选择该多个延迟组件的多个输出信号中的一者，以产生该选...

【专利技术属性】
技术研发人员：吴书豪，翁展翔，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71