时间交错式模拟至数字转换器装置及其控制方法制造方法及图纸

本发明专利技术提供了一种时间交错式模拟至数字转换器装置，其中，该时间交错式模拟至数字转换器装置包括随机数信号发生器、多个ADC和输出电路。随机数信号发生器被配置为产生随机数序列。多个ADC被配置为分别接收模拟输入信号以产生多个数字信号，以及，每个ADC还被配置为根据随机数序列产生选择信号。输出电路被配置为根据多个ADC产生的多个选择信号选择多个数字信号之一者，以产生数字输出信号。

【技术实现步骤摘要】
时间交错式模拟至数字转换器装置及其控制方法相关申请的交叉引用本申请要求2019年4月29日递交的申请号为62/839,822的美国临时案的优先权，在此合并参考该申请案的全部内容。
本专利技术一般涉及一种模拟至数字转换技术，以及更特别地，涉及时间交错式模拟至数字转换器装置及其控制方法。
技术介绍
为了使模拟至数字转换器(analog-to-digitalconverter，ADC)适用于高速应用，开发了一种具有多个ADC的时间交错式ADC装置，以增大整体系统采样率。由于ADCs会因半导体工艺而失配，因此，如果始终顺序地使用ADC来产生数字输出信号，则时间交错式ADC装置的数字输出信号会具有杂散(spur)。为了解决数字输出信号的杂散问题，常规技术使用更多的ADCs和时序控制器来选择ADCs之一者，以产生该数字输出信号。然而，此常规技术需要许多主导线(manywires)连接在时序控制器和ADCs之间，这给芯片内的布线带来了困难。
技术实现思路
有鉴于此，本专利技术的目的之一在于提供一种时间交错式模拟至数字转换器装置，其在芯片内具有更简单的布线并且能够解决数字输出信号的杂散问题。根据本专利技术的一实施例，公开了一种时间交错式模拟至数字转换器装置，其中，该时间交错式模拟至数字转换器装置包括随机数信号发生器，多个ADCs和输出电路。该随机数信号发生器被配置为产生随机数序列。该多个ADCs被配置为分别接收模拟输入信号以产生多个数字信号，以及，每个ADC还被配置为根据随机数序列生成选择信号。该输出电路被配置为根据该多个ADCs产生的多个选择信号来选择该多个数字信号中的一者，以(根据所选择的数字信号)产生数字输出信号。在一些实施例中，该多个ADC产生的多个选择信号在相同时刻只有一个具有使能状态，以及，该输出电路选择其选择信号具有使能状态的ADC所产生的数字信号。在一些实施例中，如果由该多个ADC中的一者产生的选择信号在接收该随机数序列的第一随机数时具有使能状态，则该多个ADC中的该一者在接收紧接该第一随机数之后的第二随机数时产生不具有使能状态的选择信号。在一些实施例中，该多个ADC中的每一个对相同的该随机数序列进行解码，以确定是否生成具有使能状态的选择信号。在一些实施例中，该时间交错式模拟至数字转换器装置还包括：时钟信号产生器，用于产生时钟信号；其中，该多个ADC中的每一个包括时序控制器，且该时序控制器接收该时钟信号和该随机数序列，并产生该选择信号。在一些实施例中，该随机数信号发生器经由一根或多根主导线输出该随机数序列，以及，该主导线的数量小于该多个ADC的数量。在一些实施例中，该随机数序列是该随机数信号发生器通过产生具有不同脉冲宽度的脉冲宽度调制信号来表示的。在一些实施例中，该多个ADC中的至少一者的时序控制器包括：串联连接的多个延迟组件；选择电路，被配置为根据该随机数序列选择该多个延迟组件的多个输出信号中的一者，以产生该选择信号。在一些实施例中，该多个延迟组件中的每一个是触发器，且该多个延迟组件被该时钟信号控制。根据本专利技术的另一实施例，公开了一种时间交错式模拟至数字转换器装置的控制方法。该控制方法包括以下步骤：产生随机数序列；使用多个ADCs来分别接收模拟输入信号以产生多个数字信号；使用每个ADC来根据随机数序列产生选择信号；以及，根据该多个ADCs产生的多个选择信号来选择该多个ADCs的多个数字信号之一者，以产生数字输出信号。在一些实施例中，该多个ADC产生的多个选择信号在相同时刻只有一个具有使能状态，以及，根据该多个ADC产生的多个选择信号选择该多个ADC的多个数字信号中的一者的步骤包括：选择其选择信号具有使能状态的ADC所产生的数字信号。在一些实施例中，该控制方法还包括：如果由该多个ADC中的一者产生的选择信号在接收该随机数序列的第一随机数时具有使能状态，则该多个ADC中的该一者在接收紧接该第一随机数之后的第二随机数时产生不具有使能状态的选择信号。在一些实施例中，该随机数序列是通过产生具有不同脉冲宽度的脉冲宽度调制信号来表示的。根据本专利技术的又一实施例，公开了一种时间交错式模拟至数字转换器装置，包括：随机数信号发生器，被配置为产生随机数序列；多个模拟至数字转换器(ADC)，耦接该随机数信号发生器，其中，该多个ADC中的每一个被配置为根据该随机数序列产生选择信号，并被各自产生的选择信号使能或禁能，以决定是否执行模拟至数字转换；输出电路，耦接该多个ADC，并被配置为根据该多个ADC中被使能的ADC产生的数字信号来产生数字输出信号。在一些实施例中，该多个ADC产生的多个选择信号在相同时刻只有一个具有使能状态，以及，如果由该多个ADC中的一者产生的选择信号在接收该随机数序列的第一随机数时具有使能状态，则该多个ADC中的该一者在接收紧接该第一随机数之后的第二随机数时产生不具有使能状态的选择信号。在一些实施例中，该随机数序列是通过产生具有不同脉冲宽度的脉冲宽度调制信号来表示的。本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本专利技术的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。附图说明通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本专利技术，其中：图1是根据本专利技术一实施例示出的一种时间交错式模拟至数字转换器装置的示意图。图2标出了时钟信号和选择信号的时序示意图。图3是根据本专利技术一实施例示出的时序控制器的示意图。图4是根据本专利技术一实施例的时间交错式模拟至数字转换器装置的控制方法的流程示意图。在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本专利技术实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。具体实施方式以下描述为本专利技术实施的较佳实施例，其仅用来例举阐释本专利技术的技术特征，而并非用来限制本专利技术的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本专利技术中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了本文档来自技高网...

【技术保护点】
1.一种时间交错式模拟至数字转换器装置，包括：/n随机数信号发生器，被配置为产生随机数序列；/n多个模拟至数字转换器ADC，耦接该随机数信号发生器，并分别被配置为接收模拟输入信号，以产生多个数字信号，其中，该多个ADC中的每一个还被配置为根据该随机数序列产生选择信号；以及，/n输出电路，耦接该多个ADC，并被配置为根据该多个ADC产生的多个选择信号选择该多个数字信号中的其中一个，以产生数字输出信号。/n

【技术特征摘要】
20190429 US 62/839,822;20200325 US 16/830,2431.一种时间交错式模拟至数字转换器装置，包括：
随机数信号发生器，被配置为产生随机数序列；
多个模拟至数字转换器ADC，耦接该随机数信号发生器，并分别被配置为接收模拟输入信号，以产生多个数字信号，其中，该多个ADC中的每一个还被配置为根据该随机数序列产生选择信号；以及，
输出电路，耦接该多个ADC，并被配置为根据该多个ADC产生的多个选择信号选择该多个数字信号中的其中一个，以产生数字输出信号。


2.根据权利要求1所述的时间交错式模拟至数字转换器装置，其特征在于，该多个ADC产生的多个选择信号在相同时刻只有一个具有使能状态，以及，该输出电路选择其选择信号具有使能状态的ADC所产生的数字信号。


3.根据权利要求2所述的时间交错式模拟至数字转换器装置，其特征在于，如果由该多个ADC中的一者产生的选择信号在接收该随机数序列的第一随机数时具有使能状态，则该多个ADC中的该一者在接收紧接该第一随机数之后的第二随机数时产生不具有使能状态的选择信号。


4.根据权利要求2所述的时间交错式模拟至数字转换器装置，其特征在于，该多个ADC中的每一个对相同的该随机数序列进行解码，以确定是否生成具有使能状态的选择信号。


5.根据权利要求4所述的时间交错式模拟至数字转换器装置，其特征在于，还包括：
时钟信号产生器，用于产生时钟信号；
其中，该多个ADC中的每一个包括时序控制器，且该时序控制器接收该时钟信号和该随机数序列，并产生该选择信号。


6.根据权利要求5所述的时间交错式模拟至数字转换器装置，其特征在于，该随机数信号发生器经由一根或多根主导线输出该随机数序列，以及，该主导线的数量小于该多个ADC的数量。


7.根据权利要求1所述的时间交错式模拟至数字转换器装置，其特征在于，该随机数序列是该随机数信号发生器通过产生具有不同脉冲宽度的脉冲宽度调制信号来表示的。


8.根据权利要求5所述的时间交错式模拟至数字转换器装置，其特征在于，该多个ADC中的至少一者的时序控制器包括：
串联连接的多个延迟组件；
选择电路，被配置为根据该随机数序列选择该多个延迟组件的多个输出信号中的一者，以产生该选...

【专利技术属性】
技术研发人员：吴书豪，翁展翔，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71