堆叠状的高截止的III-V族半导体功率二极管制造技术

根据本发明专利技术的第一主题，提供一种堆叠状的高截止的III‑V族半导体功率二极管，其具有：至少以区域的方式构造的第一金属连接接通层；具有第一晶格常数的第一导电类型的高掺杂的半导体接通区域。此外设置第二导电类型的漂移层。此外，构造第二导电类型的高掺杂的变质缓冲层序列。所述变质缓冲层序列具有上侧和下侧，所述上侧具有第一晶格常数，所述下侧具有第二晶格常数，其中，所述第一晶格常数大于所述第二晶格常数。所述变质缓冲层序列的上侧布置在所述漂移层的方向上。在所述变质缓冲层序的下侧的下方布置有第二金属连接接通层。应注意，所提及的区域和层按照所提及的顺序布置。所述第二金属连接接通层与半导体接通层材料锁合地连接。

Stacked high cutoff class III-V semiconductor power diodes

【技术实现步骤摘要】
堆叠状的高截止的III-V族半导体功率二极管
本专利技术涉及一种堆叠状的高截止的III-V族功率半导体二极管。
技术介绍
由德国Ashkinazi的《GaAsPowerDevices》，ISBN965-7094-19-4，第8和9页中，已知一种由GaAs组成的耐高压PIN半导体二极管。由文献DE102016013540A1、DE102016013541A1、DE102016015056A1、DE102017002935A1和DE102017002936A1中已知一种堆叠状的高截止的III-V族半导体功率二极管和相应的制造方法。由JPS55-80375A和US3,995,303A已知具有InGaAs层的光电二极管。由CN100356507C已知一种用于键合InP和GaAs的方法。根据
技术介绍
的二极管具有高于200V的击穿电压，并且除较低的正向电压外，还应具有较低的串联电阻，以便降低功率损耗。此外，二极管在截止方向上应具有低于1μA的尽可能低的漏电流。
技术实现思路
在这种背景下，本专利技术的任务在于说明一种对现有技术做出扩展的设备。该任务通过一种具有根据本专利技术的特征的堆叠状的高截止的III-V族半导体功率二极管来解决。本专利技术的有利构型是各个从属权利要求的主题。根据本专利技术的第一主题，提供一种堆叠状的高截止的III-V族半导体功率二极管，其具有至少以区域的方式(gebietsweise)构造的第一金属连接接通层和第一导电类型的高掺杂的半导体接通区域，该半导体接通区域具有大于1·1018N/cm3的掺杂剂浓度和第一晶格常数。此外，设置具有第一晶格常数的、层厚度大于10μm的第二导电类型的漂移层。此外，构造层厚度大于0.2μm且小于20μm的第二导电类型的高掺杂的变质缓冲层序列。变质缓冲层序列具有上侧和下侧，上侧具有第一晶格常数，下侧具有第二晶格常数，其中，第一晶格常数大于第二晶格常数。变质缓冲层序列的上侧布置在漂移层的方向上。下侧布置在第二金属连接接通部的方向上。第二金属连接接通层布置在变质缓冲层序列的下侧下方。应注意，以上提及的区域和层按照所提及的顺序布置。第二金属连接接通层与半导体接通层材料锁合地连接。高掺杂的半导体接通区域、漂移层以及变质缓冲层序列分别包括III-V族化合物，或由III-V族化合物的元素组成。根据本专利技术的第二主题，提供一种堆叠状的高截止的III-V族半导体功率二极管，其具有至少以区域的方式构造的第一金属连接接通层和第二导电类型的高掺杂的半导体接通区域，该半导体接通区域具有大于1·1018N/cm3的掺杂剂浓度和第一晶格常数。此外，设置具有第一晶格常数的、层厚度大于10μm的第二导电类型的漂移层。此外，构造层厚度大于0.2μm且小于20μm的第一导电类型的高掺杂的变质缓冲层序列。变质缓冲层序列具有上侧和下侧，该上侧具有第一晶格常数，该下侧具有第二晶格常数，其中，第一晶格常数大于第二晶格常数。变质缓冲层序列的上侧布置在漂移层的方向，变质缓冲层序列的下侧布置在第二金属连接接通部的方向。第二金属连接接通层布置在变质缓冲层序列的下侧的下方。应注意，以上提及的区域和层按照所提及的顺序布置。第二金属连接接通层与半导体接通层材料锁合地连接。高掺杂的半导体接通区域、漂移层以及变质缓冲层序列包括III-V族化合物，或由III-V族化合物的元素组成。应注意，术语“由III-V族化合物的元素组成”应理解为由所提及的物质组成的化合物，而没有其他III-V族元素，然而包括诸如锌或硅或锡或碳的掺杂剂。因此，例如“由GaAs组成”意味着仅渗入(einbauen)镓和砷作为III-V族元素，然而不渗入In或Al或P等。术语“包括一种化合物”意味着：相应于例如GaAs，除镓和砷外，除了可能的掺杂剂之外，还可以包含其他III-V族元素，如磷、铝或铟。优选地，III-V族半导体层分别彼此至少部分平坦(planar)地或部分槽状地构造，其中，对于平坦的布置，相应的III-V族半导体层的横向构造优选是相同大小的。还应注意，优选同义地使用术语“半导体层”与术语“半导体区域”。然而，术语“半导体区域”通常表示中间区域的槽状构造，而术语“半导体层”通常表示至少具有平坦的下侧和/或具有平坦的上侧的层。还应注意，金属连接接通层分别非常好地导电，并且优选包括一个或多个金属层或由一个或多个金属层组成，其中，金属层优选还包括例如Ge和/或Au和/或Pd的化合物。连接接通层建立至直接邻接的高掺杂的半导体接通层的低阻性的电接通。应注意，相应的半导体接通层构造在与金属连接接通层直接邻接的III-V族半导体功率二极管的上侧或下侧。此外应理解，连接接通层优选借助键合线与接通指(Kontaktfingern)——所谓的引脚——连接，其方式是：将半导体功率二极管布置在例如以引线框架(Leadframe)形式的载体上。还应注意，高截止的III-V族半导体功率二极管的击穿电压高于200V。高截止的III-V族半导体功率二极管的击穿电压尤其位于300V和2000V之间的范围内，或者600V和1200V之间的范围内，或者1000V和1400V之间的范围内，或者1200V和2000V之间的范围内。不同的晶格常数的优点在于，与变质缓冲层序列下方的III-V族层或III-V族衬底或IV族衬底相比，在变质缓冲层上方能够使用具有较小带隙的III-V族化合物或III-V族材料。换句话说，借助变质缓冲层序列，位于变质缓冲层上方的高截止功率半导体二极管的活性层(aktivenSchicht)在电特性方面能够与位于下方的层的电特性至少部分地解耦合。尤其能够对于活性层生长如下的III-V族化合物：其具有大于GaAs的迁移率(Beweglichkeit)和相比于GaAs更低的正向电压。优选地，为此能够使用InGaAs化合物，其晶格常数位于InP的晶格常数的范围内，或其晶格常数恰好等于InP的晶格常数。借助较低的正向电压，在导通的情况下能够强烈降低通过III-V族半导体功率二极管引起的损耗。借助较高的迁移率改善瞬态电特性，例如III-V族半导体功率二极管的开关频率和串联电阻。另一方面，能够使用成本有利的III-V族材料(例如GaAs或Ge)作为生长衬底。另一个优点在于，在III-V族半导体功率二极管中，相比于硅或部分地相比于SiC，电子尤其具有较小的有效质量或较高的迁移率。与Si相比，借助III-V族半导体功率二极管还能够在p/n结处达到更高的温度，而不会破坏III-V族半导体二极管。如此，III-V族半导体二极管能够在高达300℃的温度下使用，也就是说可以在高温环境中使用。相比于SiC的另一优点在于，与由SiC组成的具有可类比的电特性的半导体结构相比，III-V族半导体功率二极管可以成本有利得多地制造。在一种扩展方案中，高掺杂本文档来自技高网...

【技术保护点】
1.一种堆叠状的高截止的III-V族半导体功率二极管(LHD)，所述堆叠状的高截止的III-V族半导体功率二极管具有：/n第一金属连接接通层(M1)，所述第一金属连接接通层至少以区域的方式构造，/n第一导电类型的高掺杂的半导体接通区域(PPL，NPL)，所述高掺杂的半导体接通区域具有大于1·10

【技术特征摘要】
20190430 DE 102019003069.91.一种堆叠状的高截止的III-V族半导体功率二极管(LHD)，所述堆叠状的高截止的III-V族半导体功率二极管具有：
第一金属连接接通层(M1)，所述第一金属连接接通层至少以区域的方式构造，
第一导电类型的高掺杂的半导体接通区域(PPL，NPL)，所述高掺杂的半导体接通区域具有大于1·1018N/cm3的掺杂剂浓度，并且具有第一晶格常数，
第一导电类型的掺杂的中间层(PMI，NMI)，所述掺杂的中间层具有小于5·1015N/cm3的掺杂剂浓度，并且具有所述第一晶格常数，并且具有在1μm和30μm之间的厚度，
第二导电类型的漂移层(NMID，PMID)，所述漂移层具有所述第一晶格常数并且具有大于10μm的层厚度，
所述第二导电类型的高掺杂的变质缓冲层序列(NMP，PMP)，所述高掺杂的变质缓冲层序列具有大于0.2μm且小于20μm的层厚度，其中，所述变质缓冲层序列(NMP，PMP)具有上侧和下侧，所述上侧具有所述第一晶格常数，所述下侧具有第二晶格常数，并且所述上侧布置在所述漂移层(NMID，PMID)的方向上，
所述第一晶格常数大于所述第二晶格常数，
第二金属连接接通层(M2)，所述第二金属连接接通层构造在所述变质缓冲层序列(NMP，PMP)的下侧的下方，
所提及的区域和层以所提及的顺序布置，
所述第二金属连接接通层(M2)与半导体接通层材料锁合地连接，
至少所述高掺杂的半导体接通区域(PPL，NPL)、所述漂移层(NMID，PMID)以及所述变质缓冲层序列(NMP，PMP)包括III-V族化合物或者由III-V族化合物组成。


2.一种堆叠状的高截止的III-V族半导体功率二极管(LHD)，所述堆叠状的高截止的III-V族半导体功率二极管具有：
第一金属连接接通层，所述第一金属连接接通层至少以区域的方式构造，
第二导电类型的高掺杂的半导体接通区域(PPL，NPL)，所述高掺杂的半导体接通区域具有大于1·1018N/cm3的掺杂剂浓度，并且具有第一晶格常数，
所述第二导电类型的漂移层(NMID，PMID)，所述漂移层具有所述第一晶格常数并且具有大于10μm的层厚度，
第一导电类型的掺杂的中间层，所述掺杂的中间层具有小于5·1015N/cm3的掺杂剂浓度，并且具有所述第一晶格常数，并且具有在1μm和30μm之间的厚度，
第一导电类型的高掺杂的变质缓冲层序列(NMP，PMP)，所述高掺杂的变质缓冲层序列具有大于0.2μm且小于20μm的层厚度，其中，所述变质缓冲层序列(NMP，PMP)具有上侧和下侧，所述上侧具有所述第一晶格常数，所述下侧具有第二晶格常数，并且所述上侧布置在所述漂移层(NMID，PMID)的方向上，
所述第一晶格常数大于所述第二晶格常数，
第二金属连接接通层(M2)，所述第二金属连接接通层构造在所述变质缓冲层序列(NMP，PMP)的下侧的下方，
所提及的区域和层以所提及的顺序布置，
所述第二金属连接接通层(M2)与半导体接通层材料锁合地连接，
至少所述高掺杂的半导体接通区域(PPL，NPL)、所述漂移层(NMID，PMID)以及所述变质缓冲层序列(NMP，PMP)分别包括III-V族化合物或者由III-V族化合物组成。


3.根据权利要求1或2所述的堆叠状的高截止的III-V族半导体功率二极管(LHD)，其特征在于，所述高掺杂的变质缓冲层序列(NMP，PMP)是所述第二导电类型或所述第一导电类型，并且具有大于5·1017N/cm3的掺杂剂浓度，或具有大于1·1017N/cm3的掺杂剂浓度，或具有大于3·1016N/cm3的掺杂剂浓度，或具有大于1·1016N/cm3的掺杂剂浓度。


4.根据以上权利要求中任一项所述的堆叠状的高截止的III-V族半导体功率二极管(LHD)，其特征在于，所述第一金属连接接通层(M1)与所述半导体接通区域(PPL，NPL)材料锁合地连接，并且所述第二金属连接接通层(M2)与所述半导体接通层材料锁合地连接。


5.根据以上权利要求中任一项所述的堆叠状的高截止的III-V族半导体功率二极管(LHD)，其特征在于，在所述变质缓冲层序列(NMP，PMP)下方设有所述第一导电类型的或所述第二导电类型的衬底层(SUB)，所述衬底层具有所述第二晶格常数，并且包括Ge或GaAs或InP，或由Ge或GaAs或InP组成。

<...

【专利技术属性】
技术研发人员：D·富尔曼，G·凯勒，C·瓦赫特，
申请(专利权)人：阿聚尔斯佩西太阳能有限责任公司，
类型：发明
国别省市：德国;DE