一种存储体冲突优化方法、并行处理器及电子设备技术

本申请涉及一种存储体冲突优化方法、并行处理器及电子设备，属于计算机技术领域。该方法包括：在对位于流水线最前端的当前指令组中存在Bank冲突的同一个Bank中的目标指令进行处理时，确定处理目标指令时剩余的空闲Bank；获取流水线中指令地址指向所述空闲Bank，且距离所述当前指令组距离最近的一个指令组，得到目标指令组；按照优先级顺序将目标指令组中的指令分配给与该指令地址对应的空闲Bank进行处理。通过引入流水线的概念，将待处理的指令组暂存于流水线中，使得将发生Bank冲突时，出现的剩余数据带宽分配给其余时间输入的指令使用，充分利用存储体资源，减少Bank冲突带来暂停时间和存储体性能衰减。

A memory conflict optimization method, parallel processor and electronic equipment

【技术实现步骤摘要】
一种存储体冲突优化方法、并行处理器及电子设备
本申请属于计算机
，具体涉及一种存储体冲突优化方法、并行处理器及电子设备。
技术介绍
目前，由于大规模并行计算的需求和人工智能(ArtificialIntelligence，AI)的发展，并行处理器(如图像处理器(GraphicsProcessingUnit，GPU)等)被广泛应用在人工智能学习训练、大规模科学计算、航天航空、自动驾驶等各领域。在现有的并行处理器的计算单元设计方案中，通常采用单指令多数据流(SingleInstructionMultipleData，SIMD)或多指令多数据流(MultipleInstructionstreamandMultipleDatastream，MIMD)的方案，但是无论哪种方案，都要求足够的数据输入带宽，且随着计算需求的提高，对内部存储数据带宽的需要也进一步提高。目前并行处理器的内部数据存储主要为分体存储，即采用多个Bank(存储体)组成并行的多端口存储结构，以应对多个SIMD的读写请求。但是即使这样，依旧无法避免Bank冲突(当同一时间对同一本文档来自技高网...

【技术保护点】
1.一种存储体冲突优化方法，其特征在于，包括：/n在对位于流水线最前端的当前指令组中存在Bank冲突的同一个Bank中的目标指令进行处理时，确定处理所述目标指令时剩余的空闲Bank；/n获取所述流水线中指令地址指向所述空闲Bank，且距离所述当前指令组距离最近的一个指令组，得到目标指令组；/n目标按照优先级顺序将所述目标指令组中的指令分配给与该指令地址对应的空闲Bank进行处理。/n

【技术特征摘要】
1.一种存储体冲突优化方法，其特征在于，包括：
在对位于流水线最前端的当前指令组中存在Bank冲突的同一个Bank中的目标指令进行处理时，确定处理所述目标指令时剩余的空闲Bank；
获取所述流水线中指令地址指向所述空闲Bank，且距离所述当前指令组距离最近的一个指令组，得到目标指令组；
目标按照优先级顺序将所述目标指令组中的指令分配给与该指令地址对应的空闲Bank进行处理。


2.根据权利要求1所述的方法，其特征在于，在按照优先级顺序将所述目标指令组中的指令分配给与该指令地址对应的空闲Bank进行处理之前，所述方法还包括：
确定所述目标指令组存在Bank冲突。


3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
当所述当前指令组位于最大流水线的位置，且所述当前指令组中存在Bank冲突的指令未处理完时，停止新的指令组输入所述流水线。


4.根据权利要求3所述的方法，其特征在于，在停止新的指令组输入所述流水线之后，所述方法还包括：
当位于所述最大流水线位置的当前指令组中存在Bank冲突的指令全部处理完时，重新恢复指令组输入所述流水线。


5.根据权利要求1所述的方法，其特征在于，在确定处理所述目标指令时剩余的空闲Bank之前，所述方法还包括：
将待处理指令包中的每一组操作指令按照优先级顺序依次输入所述流水线中。


6.根据权利要求1-5中任一项所述的方法，其特征在于，在按照优先级顺序将所述目标指令组中的指令分配给与该指令地址对应的空闲Bank进行处理之后，所述方法还包括：
对各个Bank的输出结果进行排序，待得到同一指令组的全部输出结果时，将该指令组对应的各个输出结果输出。


7.一种并行处理器，其特征在于，包括：
存储体Bank；
指令流水线单元，用于暂存输入的指令组；...

【专利技术属性】
技术研发人员：袁庆，陈庆，
申请(专利权)人：海光信息技术有限公司，
类型：发明
国别省市：天津;12