【技术实现步骤摘要】
用于分形智能处理器的控制系统、方法及电子设备
本公开涉及计算机
，尤其涉及一种用于分形智能处理器的控制系统、方法及电子设备。
技术介绍
在分形计算领域，由于计算中涉及到一些未原生支持的非共性运算时，受限于指令结构，在计算过程中可能存在计算失效和通信失效的现象。对于一些更复杂的算法，虽然可以通过串行地拼接原生支持的低级分形运算来间接地支持，但执行效率会受到明显的损失。例如，贝叶斯网络是一种符合分形运算定义的应用负载，但在分形指令集结构上却只能分解为一系列基本运算来描述。拆解后多条基本运算指令之间形成了抽象阻隔，没有任何一条指令保留了原应用负载作为“贝叶斯网络”的语义，也就不能按照针对“贝叶斯网络”最佳的方式去执行，引入额外的运算和通信开销。因此，采用固定的、有限的分形指令集是无法有效支持多变的、无限的应用负载需求，并且相关控制系统也不能有效支持多变的、无限的应用负载需求。
技术实现思路
针对上述的缺陷，本公开的目的在于提供一种用于分形智能处理器的控制系统、方法及电子设备，用于至少部分解
【技术保护点】
1.一种用于分形智能处理器的控制系统，其特征在于，所述分形智能处理器的每一层分形计算子单元包括所述控制系统，所述控制系统控制所述分形智能处理器根据分形可重配指令集执行分形运算，所述控制系统包括：/n降级模块，用于对所述串行分解子指令进行降级，将上一层分形计算子单元对当前层分形计算子单元下发的所述串行分解子指令修改为当前层分形计算子单元对下一层分形计算子单元下发的串行分解子指令；/n分解器，包括通用处理单元、第一状态栈及第二状态栈，其中，第一状态栈及第二状态栈用于保存所述通用处理单元的执行状态；/n所述通用处理单元用于在访问所述第一状态栈时，根据控制代码对所述分形可重配指令集...
【技术特征摘要】
1.一种用于分形智能处理器的控制系统，其特征在于，所述分形智能处理器的每一层分形计算子单元包括所述控制系统，所述控制系统控制所述分形智能处理器根据分形可重配指令集执行分形运算，所述控制系统包括：
降级模块，用于对所述串行分解子指令进行降级，将上一层分形计算子单元对当前层分形计算子单元下发的所述串行分解子指令修改为当前层分形计算子单元对下一层分形计算子单元下发的串行分解子指令；
分解器，包括通用处理单元、第一状态栈及第二状态栈，其中，第一状态栈及第二状态栈用于保存所述通用处理单元的执行状态；
所述通用处理单元用于在访问所述第一状态栈时，根据控制代码对所述分形可重配指令集进行串行分解，得到串行分解子指令；在访问所述第二状态栈时，根据所述控制代码对降级后的串行分解子指令并行分解，得到满足所述分形智能处理器中所有分形计算子单元并发运行的并发度要求的并行分解子指令。
2.根据权利要求1所述的控制系统，其特征在于，在所述第二状态栈不为空时，所述通用处理单元根据所述控制代码对降级后的串行分解子指令并行分解。
3.根据权利要求1所述的控制系统，其特征在于，在所述第二状态栈为空时，所述通用处理单元根据所述控制代码对所述分形可重配指令集进行串行分解。
4.根据权利1所述的控制系统，其特征在于，所述分解器还包括记录模块，用于在每一次串行分解之前，替换所述分形可重配指令集中的间接指令域的值。
5.根据权利1所述的控制系统，其特征在于，所述降级模块包括分配单元、DMA及替换单元；
所述分配单元用于为所述串行分解子指令中位于外部存储器的操作数分配本地存储空间；
所述DMA用于在所述串行分解子指令执行前，将所述分形运算所需的数据从本地存储器写入所述分形计算子单元；
所述替换单元用于将所述串行分解子指令对应的操作数替换为本地备份操作数。
6.根据权利要求5所述的控制系统，其特征在于，所述DMA还用于在所述串行分解子指令执行后，将所述数据从所述分形计算子单元写出至所述本地存储器。
7.根据权利要求1所述的控制系统，其特征在于，所述控制系统还包括第一指令队列暂存单元；其中，
所述第一指令队列暂存单元用于暂存所述分形可重配指令集。
8.根据权利要求1所述的控制系统，其特征在于，所述控制系统还包括第二指令队列暂存单元；其中，所述第二指令队列暂存单元用于暂存所述串行分解子指令。
9.根据权利要求1所述的控制系统，其特征在于，所述控制系统还包括多路选通模块，用于切换所述通用处理单元目前访问的状态栈。
10.根据权利要求1所述的控制系统，其特征在于，所述分解器包括存储器；其中，所述存储器用于存储所述分形可重配指令集对应的所述控制代码。
11.一种用于分...
【专利技术属性】
技术研发人员：赵永威，支天，杜子东，陈云霁，徐志伟，孙凝晖，郭崎，
申请(专利权)人：中国科学院计算技术研究所，中国科学院大学，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。