具有时限除错模式的装置及其时限除错方法制造方法及图纸

本发明专利技术提供了一种具有时限除错模式的装置及其时限除错方法，该装置包括除错接口、计数器及除错启用电路。除错启用电路被配置成接收除错启用输入，且回应除错启用输入，启用除错接口及启动计数器。计数器被配置成在从计数器被启动的时间的预定持续时间之后，输出其输出信号，导致除错接口变成禁用。其他实施例也被描述。

Device with time limited debugging mode and its time limited debugging method

【技术实现步骤摘要】
具有时限除错模式的装置及其时限除错方法
本专利技术涉及数字电路技术，像是集成电路。
技术介绍
某些集成电路(IC)配置成操作在除错模式中，从而经由除错接口，使用者可以置换IC的常规功能。这种模式对于产品品质保证(productqualityassurance,PQA)可能是有用的，其可以被施行，举例来说，根据联合测试工作群组(JointTestActionGroup,JTAG)标准。
技术实现思路
根据本专利技术的某些实施例，提供一种具有时限除错模式的装置，其包括除错接口、计数器及除错启用电路(debug-enablingcircuitry)。除错启用电路配置成接收除错启用输入(debug-enablinginput)，且回应除错启用输入，启用除错接口及启动计数器。计数器配置成在从计数器被启动的时间的预定持续时间(predeterminedduration)之后，输出其输出信号，导致除错接口变成禁用(disabled)。在某些实施例中，计数器配置成输出其输出信号至除错接口。在某些实施例中，计数器配置成输出其输出信号至除错启用本文档来自技高网...

【技术保护点】
1.一种具有时限除错模式的装置，其特征在于，包含：/n一除错接口；/n一计数器，所述计数器配置成在从所述计数器被启动的一时间的一预定持续时间之后，输出一输出信号，导致所述除错接口变成禁用；以及/n一除错启用电路，其配置以：/n接收一除错启用输入，且回应所述除错启用输入：/n启用所述除错接口，并且/n启动所述计数器。/n

【技术特征摘要】
20190428 US 16/396,7061.一种具有时限除错模式的装置，其特征在于，包含：
一除错接口；
一计数器，所述计数器配置成在从所述计数器被启动的一时间的一预定持续时间之后，输出一输出信号，导致所述除错接口变成禁用；以及
一除错启用电路，其配置以：
接收一除错启用输入，且回应所述除错启用输入：
启用所述除错接口，并且
启动所述计数器。


2.根据权利要求1所述的装置，其特征在于，所述计数器配置成输出所述输出信号至所述除错接口。


3.根据权利要求1所述的装置，其特征在于，所述计数器配置成输出所述输出信号至所述除错启用电路，且其中所述除错启用电路作为回应所述输出信号配置成禁用所述除错接口。


4.根据权利要求1所述的装置，其特征在于，还包含一复位电路，其中所述计数器配置成输出所述输出信号至所述复位电路，且其中当所述除错接口被启用时，所述复位电路作为回应所述输出信号，配置成还原经由所述除错接口造成的任何改变。


5.根据权利要求4所述的装置，其特征在于，所述复位电路包含一开机重设电路，所述开机重设电路配置成将所述输出信号解释为一开机事件的一指示。


6.根据权利要求4所述的装置，其特征在于，还包含：
一或多个可复位构件；以及
一或多个不可复位构件；
其中所述除错启用电路配置成当所述除错接口被启用时，禁止所述不可复位构件经由所述除错接口被改变；
其中所述复位电路配置成通过复位所述可复位构件还原任何改变。


7.根据权利要求6所述的装置，其特征在于，所述可复位构件包括一易失性存储器，且其中所述不可复位构件包括一非易失性存储器。


8.根据权利要求1所述的装置，其特征在于，所述除错启用电路进一步配置成：
在从所述计数器被启动的所述时间起至所述预定持续时间之前，接收一另一除错启用输入；以及
回应所述另一除错启用输入，重启所述计数器。


9.根据权利要求1所述的装置，其特征在于，所述除错启用电路配置成：
回应即使接收一另一除错启用输入，在从所述计数器被启动的所述时间起至所述预定持续时间之前，不重启所述计数器。


10.根据权利要求1所述的装置，其特征在于，所述计数器进一步配置成：
回应即使接收一重启指令，在所述预定持续时间之前不重启。


11.一种时限除错方法，其特征在于，包含：
通过属于一数位电路的除错启用电路，接收一除错启用输入...

【专利技术属性】
技术研发人员：尤佛·科斯纳尔，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾;71