【技术实现步骤摘要】
过压检测电路、过流检测电路以及保护检测电路
本专利技术涉及集成电路领域，特别涉及电池保护芯片中的过压检测电路、过流检测电路以及保护检测电路。
技术介绍
现有技术中的一种电池保护电路如中国专利申请号201110229489.6，其中实现了共用双极型晶体管实现电压检测和电流检测的功能。但是此实现方法需要NPN型双极型晶体管，这种晶体管需要特殊的BiCMOS工艺，从而需要额外的光刻步骤(相比于普通的CMOS工艺)，导致成本增加(因为芯片的生产成本一般随着光刻步骤增加而增加)。因此，有必要提出一种新的技术方案来克服上述问题。
技术实现思路
本专利技术的目的之一在于提供一种过压检测电路，其不仅可以实现过压检测功能，而且可以降低芯片的生产成本。本专利技术的目的之二在于提供一种过流检测电路，其不仅可以实现过流检测功能，而且可以降低芯片的生产成本。本专利技术的目的之三在于提供一种保护检测电路，其不仅可以实现过压检测功能，还可以实现过流检测功能，而且可以降低芯片的生产成本。根据本专利技术的一个方面，本专利技术提供一种过压检测电路，其包括：带隙基准电压产生电路，其用于产生带隙基准电压BG，其包括运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2；分压电路，其用于基于受检输入电压产生第一检测电压；比较器Comp1，其第一输入端接收所述带隙基准电压BG，其第二输入端接收所述第一检测电压；其中，所述第一双极型晶体管和第二双极型晶体管为PNP双极型晶体管。进...
【技术保护点】
1.一种过压检测电路，其特征在于，其包括：/n带隙基准电压产生电路，其用于产生带隙基准电压BG，其包括运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2；/n分压电路，其用于基于受检输入电压产生第一检测电压；/n比较器Comp1，其第一输入端接收所述带隙基准电压BG，其第二输入端接收所述第一检测电压；/n其中，所述第一双极型晶体管和第二双极型晶体管为PNP双极型晶体管。/n
【技术特征摘要】
1.一种过压检测电路，其特征在于，其包括：
带隙基准电压产生电路，其用于产生带隙基准电压BG，其包括运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2；
分压电路，其用于基于受检输入电压产生第一检测电压；
比较器Comp1，其第一输入端接收所述带隙基准电压BG，其第二输入端接收所述第一检测电压；
其中，所述第一双极型晶体管和第二双极型晶体管为PNP双极型晶体管。
2.根据权利要求1所述的过压检测电路，其特征在于，
所述带隙基准电压产生电路还包括PMOS晶体管MP1，以及电阻R1、R2和R3，
所述分压电路包括电阻R5和R4。
3.根据权利要求2所述的过压检测电路，其特征在于，
所述PMOS晶体管MP1的源极与输入电压端VIN相连，其栅极与运算放大器OP的输出端相连，其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连；第一双极型晶体管Q1的基极和集电极均接地；电阻R2的一端与PMOS晶体管MP1的漏极相连，其另一端与第二双极型晶体管Q2的射极相连；第二双极型晶体管Q2的基极和集电极均接地；运算放大器OP的第一输入端与电阻R1和R3之间的连接节点A相连，其第二输入端与第二双极型晶体管Q2的射极相连；比较器Comp1的第二输入端与PMOS晶体管MP1的漏极相连，其第一输入端与电阻R4和R5之间的连接节点C相连；所述PMOS晶体管MP1的漏极上的电压为所述带隙基准电压BG，所述电阻R4和R5依次串联于所述输入电压端VIN和接地端之间，所述电阻R3和R4之间的连接节点的电压为所述第一检测电压，其中，所述输入电压端VIN的电压为电芯电压，即受检输入电压，
所述电阻R1和R2的阻值相等；所述电阻R1和R3采用相同温度类型的电阻；所述第一双极型晶体管Q1的发射极面积大于所述第二双极型晶体管Q2的发射极面积。
4.一种过流检测电路，其特征在于，其包括：
电流偏置电路，其用于产生偏置电流，其包括运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2；
比较电路，其包括比较器Comp2，所述比较电路基于所述电流偏置电路提供的偏置电流产生参考电压，基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压，并由比较器Comp2比较所述参考电压与第二检测电压；
其中，所述第一双极型晶体管和第二双极型晶体管为PNP双极型晶体管。
5.根据权利要求4所述的过流检测电路，其特征在于，
所述电流偏置电路还包括PMOS晶体管MP1、MP2、MP3，以及电阻R1、R2、R3、R6和R7，所述PMOS晶体管MP1、MP2和MP3用于形成电流镜；
所述比较电路还包括电阻R8、PMOS晶体管MP4和MP5，所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流产生参考电压，PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压；或者，
所述PMOS晶体管MP4基于所述电流偏置电路提供的偏置电流以及受检输入电压VM得到第二检测电压，PMOS晶体管MP5和电阻R8基于所述电流偏置电路提供的偏置电流产生参考电压。
6.根据权利要求5所述的过流检测电路，其特征在于，
所述PMOS晶体管MP1、MP2和MP3的栅极互连，源极与输入电压端VIN相连；PMOS晶体管MP1的栅极与运算放大器OP的输出端相连，其漏极经依次串联的电阻R1和R3与第一双极型晶体管Q1的射极相连；第一双极型晶体管Q1的基极和集电极均接地；电阻R2的一端与PMOS晶体管MP1的漏极相连，其另一端与第二型双极型晶体管Q2的射极相连；第二型双极型晶体管Q2的基极和集电极均接地；运算放大器OP的第一输入端与电阻R1和R3之间的连接节点A相连，其第二输入端与第二双极型晶体管Q2的射极相连；电阻R6连接于所述运算放大器OP的第一输入端和接地端之间，电阻R7连接于所述运算放大器OP的第二输入端和接地端之间；PMOS晶体管MP2的漏极与PMOS晶体管MP4的源极相连；比较器Comp2的第二输入端与PMOS晶体管MP2的漏极相连，其第一输入端与PMOS晶体管MP3的漏极相连，PMOS晶体管MP4的栅极接收受检输入电压VM或接地，其漏极接地；PMOS晶体管MP3的漏极经电阻R8与PMOS晶体管MP5的源极相连；PMOS晶体管MP5的漏极接地，PMOS晶体管MP5的栅极接地或接收受检输入电压VM，其中，输入电压端VIN的电压为电芯电压，受检输入电压VM为电池保护电路中功率开关的导通电压，
所述电阻R1和R2的阻值相等；所述电阻R6和R7的阻值相等；所述电阻R1和R3采用相同温度类型的电阻；所述第一双极型晶体管Q1的发射极面积大于所述第二双极型晶体管Q2的发射极面积；所述PMOS晶体管MP1、MP2、MP3的比例为1:1:1。
7.一种保护检测电路，其特征在于，其包括：
第一双极型晶体管Q1、第二双极型晶体管Q2和开关组，所述开关组包括若干开关，
通过切换所述开关组的若干开关，基于第一双极型晶体管Q1和第二双极型晶体管Q2形成过压检测电路；
通过切换所述开关组的若干开关，基于第一双极型晶体管Q1和第二双极型晶体管Q2形成过流检测电路，
其中，所述第一双极型晶体管和第二双极型晶体管为PNP双极型晶体管。
8.根据权利要求7所述的保护检测电路，其特征在于，其还包括运算放大器OP、第一比较器Comp1和第二比较器Comp2，
通过切换所述开关组的若干开关，基于第一双极型晶体管Q1、第二双极型晶体管Q2、运算放大器OP和第一比较器Comp1形成过压检测电路，在所述过压检测电路中，基于运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2形成带隙基准电压产生电路，所述带隙基准电压产生电路用于产生带隙基准电压BG；
通过切换所述开关组的若干开关，基于第一双极型晶体管Q1、第二双极型晶体管Q2、运算放大器OP和第二比较器Comp2形成过流检测电路，在所述过流检测电路中，基于运算放大器OP、第一双极型晶体管Q1和第二双极型晶体管Q2形成电流偏置电路，所述电流偏置电路用于产生偏置电流。
9.根据权利要求8所述的保护检测电路，其特征在于，其还包括：电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9，
在所述过压检测电路中，基于运算放大器OP、第一双极型晶体管Q1、第二双极型晶体管Q2、电阻R1、电阻R2、电阻R3形成带隙基准电压产生电路，所述带隙基准电压产生电路为第一比较器Comp1提供带隙基准电压BG；基于电阻R4、电阻R5和/或电阻R9形成分压电路，所述分压电路为第一比较器Comp1提供第一检测电压；
在所述过流检测电路中，基于运算放大器OP、第一双极型晶体管Q1第二双极型晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R6和R7形成电流偏置电路；基于第二比较器Comp2和电阻R8形成比较电路，所述电...
【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：无锡中感微电子股份有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。