一种基于TDC的高重复速率的时间间隔数字转换器制造技术

本发明专利技术属于时间间隔测量技术领域，具体涉及一种基于TDC的高重复速率的时间间隔数字转换器，包括TDC电路和TAC电路，所述TDC电路包括第一比较器、第二比较器、第一触发器、第二触发器、第三触发器、第四触发器、第五触发器、第六触发器、第七触发器、第八触发器、第九触发器、第十触发器，所述第一比较器的正端连接有开始电压，所述第一比较器的负端连接有门限电压，所述第一比较器的输出端连接有第一触发器的CP控制端。本发明专利技术的TDC电路无需进行专门的复位操作，解决了现有技术中采用基于时间‑幅度转换原理的模拟内插法测量时间间隔、测量结果对温度敏感、在连续测量时电路的测量反应速度较慢的问题。本发明专利技术用于时间间隔的测量。

【技术实现步骤摘要】
一种基于TDC的高重复速率的时间间隔数字转换器
本专利技术属于时间间隔测量
，具体涉及一种基于TDC的高重复速率的时间间隔数字转换器。
技术介绍
传统的时间间隔数字转换器多采用基于时间-幅度转换原理的模拟内插法来实现时间间隔的测量，该原理是把时间的长短转换成幅度高低，将直接计数法和时间-幅度变换原理相结合，实现了大量程和高分辨率的时间间隔测量，然后通过TDC电路将待测时间间隔大小以数字的方式输出。然而，传统的高分辨率时间间隔测量技术在测量时间间隔时存在以下问题：1)在连续测量时，传统的TDC电路每次电压经过ADC电路进行模拟数字转换后，都要进行专门的复位，才能进行下一次的时间间隔数字转换，在单位时间内转换速率较低；2)在长距离测量时，存在漂移现象；3)测量结果对温度敏感。
技术实现思路
针对上述传统的高分辨率时间间隔测量技术在单位时间内转换速率较低、在长距离测量时存在漂移现象、测量结果对温度敏感的技术问题，本专利技术提供了一种测量范围广、精度高、速度快的基于TDC的高重复速率的时间间隔数字转换器。为了解决上述技术问题，本专利技术采用的技术方案为：一种基于TDC的高重复速率的时间间隔数字转换器，包括TDC电路和TAC电路，所述TDC电路包括第一比较器、第二比较器、第一触发器、第二触发器、第三触发器、第四触发器、第五触发器、第六触发器、第七触发器、第八触发器、第九触发器、第十触发器，所述第一比较器的正端连接有开始电压，所述第一比较器的负端连接有门限电压，所述第一比较器的输出端连接有第一触发器的CP控制端，所述第一触发器的Q端与第二触发器的D端连接，所述第二触发器的Q端与第三触发器的D端连接；所述第二比较器的正端连接有结束电压，所述第二比较器的负端连接有门限电压，所述第二比较器的输出端连接有第四触发器的CP控制端，所述第四触发器的Q端与第五触发器的D端连接，所述第五触发器的Q端与第六触发器的D端连接；所述第一触发器的Q端连接第一异或门的一个输入端，所述第一异或门的另一个输入端通过第一多路开关分别与第二触发器的Q端、第三触发器的Q端连接，所述第一触发器的D端通过第二多路开关分别与第二触发器的Q端、第三触发器的Q端连接，所述第四触发器的D端通过第三多路开关分别与第四触发器的Q端、第四多路开关连接，所述第四多路开关分别与第五触发器的端、第六触发器的端连接，所述第四触发器的D端与第二异或门的一个输入端连接，所述第二异或门的另一个输入端通过第五多路开关分别与第五触发器的Q端、第六触发器的Q端连接，所述TAC电路包括第一TAC电路、第二TAC电路，所述第一异或门的输出端分别与第一TAC电路、第七触发器的D端连接，所述第二异或门的输出端分别与第二TAC电路、第八触发器的D端连接，所述第七触发器的Q端与第九触发器的D端连接，所述第七触发器的Q端、第九触发器的Q端分别与第一或门的两个输入端连接，所述第八触发器的Q端与第十触发器的D端连接，所述第八触发器的Q端、第十触发器的Q端分别与第二或门的两个输入端连接，所述第一TAC电路、第二TAC电路的输出端均连接在FPGA模块的输入端，所述第一比较器、第一触发器、第二触发器、第三触发器、第一异或门和第一TAC电路构成上内插支路，所述第二比较器、第四触发器、第五触发器、第六触发器、第二异或门和第二TAC电路构成下内插支路。所述第一触发器、第二触发器、第三触发器、第四触发器、第五触发器、第六触发器、第七触发器、第八触发器、第九触发器、第十触发器的R端均连接有复位信号Reset，所述第二触发器、第三触发器、第五触发器、第六触发器、第七触发器、第八触发器、第九触发器、第十触发器的CP端均连接有时钟信号CLK。所述第一多路开关、第二多路开关、第四多路开关、第五多路开关均连接有内插精度模式控制位，所述第三多路开关连接有第三异或门的输出端，所述开始电压发出Start信号，所述Start信号通过第一比较器送入第一触发器的CP端，所述结束电压发出Stop信号，所述Stop信号通过第二比较器送入第四触发器的CP端。所述第一TAC电路、第二TAC电路均包括积分电容、输出电流源驱动端逻辑控制电路、抑制温漂电路，所述积分电容的输入端设置有第一恒流源、第二恒流源、第三恒流源，所述积分电容的输出端连接有A/D转换器，所述第一恒流源流入积分电容，所述第二恒流源、第三恒流源流出积分电容，所述第一恒流源的输入端与抑制温漂电路，所述第二恒流源、第三恒流源均与输出电流源驱动端逻辑控制电路连接，所述输出电流源驱动端逻辑控制电路包括第三比较器、D触发器、与逻辑门、第三或门、第一非门、第二非门，所述积分电容的输出端与第三比较器的正端连接，所述第三比较器的负端接地，所述第三比较器的输出端与D触发器的D端连接，所述D触发器的CP端连接有CLK信号，所述D触发器的Q端连接有与逻辑门的一端，所述与逻辑门的另一端连接有积分脉冲信号，所述与逻辑门的输出端连接有第三或门的一个输入端，所述D触发器的Q端通过第一非门与第三或门的另一个输入端连接，所述第三或门的输出端连接有第一BJT开关，所述与逻辑门的输出端通过第二非门与第二BJT开关连接，所述有第一BJT开关、第二BJT开关分别控制第二恒流源、第三恒流源的开关，所述抑制温漂电路包括ADC采样、D/A转换器和模拟PID控制部分，所述积分电容的输出端连接有A/D转换器，所述A/D转换器与ADC采样连接，所述ADC采样通过第六多路开关与D/A转换器连接，所述D/A转换器连接有模拟PID控制部分，所述模拟PID控制部分与第一恒流源的正端连接。所述D触发器为上升沿触发。一种基于TDC的高重复速率的时间间隔数字转换器的控制方法，包括下列步骤：S1、选择工作模式，TDC电路有两种工作模式，工作模式的切换受内插精度模式控制位控制，当内插精度模式控制位输出为0时，工作模式为无死区模式，当内插精度模式控制位输出为1时，工作模式位高线性模式；S2、产生积分脉冲信号；S3、进行时间-幅度转换，得出第一积分脉冲信号T1、第二积分脉冲信号T2；S4、计算时间间隔T12；S5、计算总时间间隔T，利用公式T＝T12+T1-T2计算出T，将总时间间隔T的大小以数字的方式输出。所述S2中产生积分脉冲信号的方法为：将第四触发器的D端与Q端之间通过第三多路开关连接，Start信号发出，上内插支路工作，在Stop信号来临之前，不允许下内插支路工作；Stop信号来临后，下内插支路进行工作；如果上内插支路没有工作，下内插支路在任何条件下都不工作，上内插支路产生第一积分脉冲信号T1，下内插支路产生第二积分脉冲信号T2。所述S3中得出第一积分脉冲信号T1、第二积分脉冲信号T2的方法为：第一积分脉冲信号T1、第二积分脉冲信号T2分别经过第一TAC电路、第二TAC电路进行时间-幅度的转换，通过电流对电容充放电产生T1/T2长度成比例的电压，再将得到的电压经过ADC采样进行模拟数字转换，得到第一积分脉冲信号T1、第二积分脉冲信号T2的值。所述S4中计算时间间本文档来自技高网...

【技术保护点】
1.一种基于TDC的高重复速率的时间间隔数字转换器，其特征在于：包括TDC电路(1)和TAC电路，所述TDC电路(1)包括第一比较器(2)、第二比较器(3)、第一触发器(TDA1)、第二触发器(TDA2)、第三触发器(TDA3)、第四触发器(TDO1)、第五触发器(TDO2)、第六触发器(TDO3)、第七触发器(TDA4)、第八触发器(TDO4)、第九触发器(TDA5)、第十触发器(TDO5)，所述第一比较器(2)的正端连接有开始电压(V

【技术特征摘要】
1.一种基于TDC的高重复速率的时间间隔数字转换器，其特征在于：包括TDC电路(1)和TAC电路，所述TDC电路(1)包括第一比较器(2)、第二比较器(3)、第一触发器(TDA1)、第二触发器(TDA2)、第三触发器(TDA3)、第四触发器(TDO1)、第五触发器(TDO2)、第六触发器(TDO3)、第七触发器(TDA4)、第八触发器(TDO4)、第九触发器(TDA5)、第十触发器(TDO5)，所述第一比较器(2)的正端连接有开始电压(VSTART)，所述第一比较器(2)的负端连接有门限电压(VTH)，所述第一比较器(2)的输出端连接有第一触发器(TDA1)的CP控制端，所述第一触发器(TDA1)的Q端与第二触发器(TDA2)的D端连接，所述第二触发器(TDA2)的Q端与第三触发器(TDA3)的D端连接；所述第二比较器(3)的正端连接有结束电压(VSTOP)，所述第二比较器(3)的负端连接有门限电压(VTH)，所述第二比较器(3)的输出端连接有第四触发器(TDO1)的CP控制端，所述第四触发器(TDO1)的Q端与第五触发器(TDO2)的D端连接，所述第五触发器(TDO2)的Q端与第六触发器(TDO3)的D端连接；所述第一触发器(TDA1)的Q端连接第一异或门(XOR1)的一个输入端，所述第一异或门(XOR1)的另一个输入端通过第一多路开关(Q1)分别与第二触发器(TDA2)的Q端、第三触发器(TDA3)的Q端连接，所述第一触发器(TDA1)的D端通过第二多路开关(Q2)分别与第二触发器(TDA2)的Q端、第三触发器(TDA3)的Q端连接，所述第四触发器(TDO1)的D端通过第三多路开关(Q3)分别与第四触发器(TDO1)的Q端、第四多路开关(Q4)连接，所述第四多路开关(Q4)分别与第五触发器(TDO2)的端、第六触发器(TDO3)的端连接，所述第四触发器(TDO1)的D端与第二异或门(XOR2)的一个输入端连接，所述第二异或门(XOR2)的另一个输入端通过第五多路开关(Q5)分别与第五触发器(TDO2)的Q端、第六触发器(TDO3)的Q端连接，所述TAC电路包括第一TAC电路(4)、第二TAC电路(5)，所述第一异或门(XOR1)的输出端分别与第一TAC电路(4)、第七触发器(TDA4)的D端连接，所述第二异或门(XOR2)的输出端分别与第二TAC电路(5)、第八触发器(TDO4)的D端连接，所述第七触发器(TDA4)的Q端与第九触发器(TDA5)的D端连接，所述第七触发器(TDA4)的Q端、第九触发器(TDA5)的Q端分别与第一或门(16)的两个输入端连接，所述第八触发器(TDO4)的Q端与第十触发器(TDO5)的D端连接，所述第八触发器(TDO4)的Q端、第十触发器(TDO5)的Q端分别与第二或门(17)的两个输入端连接，所述第一TAC电路(4)、第二TAC电路(5)的输出端均连接在FPGA模块(6)的输入端，所述第一比较器(2)、第一触发器(TDA1)、第二触发器(TDA2)、第三触发器(TDA3)、第一异或门(XOR1)和第一TAC电路(4)构成上内插支路，所述第二比较器(3)、第四触发器(TDO1)、第五触发器(TDO2)、第六触发器(TDO3)、第二异或门(XOR2)和第二TAC电路(5)构成下内插支路。


2.根据权利要求1所述的一种基于TDC的高重复速率的时间间隔数字转换器，其特征在于：所述第一触发器(TDA1)、第二触发器(TDA2)、第三触发器(TDA3)、第四触发器(TDO1)、第五触发器(TDO2)、第六触发器(TDO3)、第七触发器(TDA4)、第八触发器(TDO4)、第九触发器(TDA5)、第十触发器(TDO5)的R端均连接有复位信号Reset，所述第二触发器(TDA2)、第三触发器(TDA3)、第五触发器(TDO2)、第六触发器(TDO3)、第七触发器(TDA4)、第八触发器(TDO4)、第九触发器(TDA5)、第十触发器(TDO5)的CP端均连接有时钟信号CLK。


3.根据权利要求1所述的一种基于TDC的高重复速率的时间间隔数字转换器，其特征在于：所述第一多路开关(Q1)、第二多路开关(Q2)、第四多路开关(Q4)、第五多路开关(Q5)均连接有内插精度模式控制位(27)，所述第三多路开关(Q3)连接有第三异或门(XOR3)的输出端，所述开始电压(VSTART)发出Start信号，所述Start信号通过第一比较器(2)送入第一触发器(TDA1)的CP端，所述结束电压(VSTOP)发出Stop信号，所述Stop信号通过第二比较器(3)送入第四触...

【专利技术属性】
技术研发人员：安永泉，禹健，王萌洁，李晋华，王志斌，
申请(专利权)人：中北大学，
类型：发明
国别省市：山西;14