三维存储器件中的阶梯结构及用于形成其的方法技术

本文公开了具有阶梯结构的3D存储器件及用于形成其的方法的实施例。在一个示例中，该3D存储器件包括存储阵列结构和阶梯结构。该阶梯结构位于存储阵列结构的中间，并且沿横向方向将存储阵列结构划分成第一存储阵列结构和第二存储阵列结构。该阶梯结构包括沿横向方向延伸的多个台阶、以及与存储阵列结构接触的桥接结构。这些台阶包括一个或多个电介质对上方的台阶。该台阶包括电连接到桥接结构的导体部分，并且通过桥接结构电连接到存储阵列结构。沿着垂直于横向方向的第二横向方向并且远离桥接结构，导体部分的宽度减小。

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件中的阶梯结构及用于形成其的方法
本公开内容的实施例涉及三维(3D)存储器件以及其制造方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。
技术实现思路
本文公开了具有阶梯结构的3D存储器件以及用于形成其的方法的实施例。在一个示例中，该3D存储器件包括存储阵列结构和阶梯结构。所述阶梯结构位于所述存储阵列结构中间，并且沿横向方向将所述存储阵列结构划分成第一存储阵列结构和第二存储阵列结构。所述阶梯结构包括沿所述横向方向延伸的多个台阶、以及与所述第一存储阵列结构和所述第二存储阵列结构接触的桥接结构。所述多个台阶包括一个或多个电介质对上方的台阶。所述台阶包括：在所述台阶的顶表面上、并与所述桥接结构接触并电连接到所述桥接结构的导体部分，以及与所述导体部分在同一层级处并与所述导体部分接触的电介质部分。所述台阶通过所述桥接结构电连接到所述第一存储阵列结构和所述第二存储阵列结构中的至少一个。沿着垂直于所述横向方向的第二横向方向并且远离所述桥接结构，所述导体部分的宽度减小。在另一示例中，该3D存储器件包括存储阵列结构、以及与所述存储阵列结构接触的着陆结构。所述着陆结构包括多个着陆区域以及与所述存储阵列结构接触的桥接结构，其中每个着陆区域处于沿横向方向延伸的相应深度。所述多个着陆区域均包括在相应的顶表面上的导体部分和与所述导体部分在同一层级处并且与所述导体部分接触的电介质部分。所述导体部分通过所述桥接结构电连接到所述存储阵列结构。所述导体部分的宽度沿垂直于所述横向方向的第二横向方向并远离所述桥接结构减小。所述多个着陆区域均在一个或多个电介质对上方。在另一示例中，该3D存储器件包括存储阵列结构和阶梯结构。所述阶梯结构包括沿横向方向延伸的多个台阶。所述多个台阶包括台阶，所述台阶具有在所述台阶的顶表面上的导体部分和与所述导体部分在同一层级处并与所述导体部分接触的电介质部分。所述导体部分电连接到所述存储阵列结构。沿垂直于所述横向方向的第二横向方向，所述导体部分的宽度变化。在另一示例中，一种用于形成3D存储器件的阶梯结构的方法包括以下的操作。首先，形成多个台阶，所述多个台阶具有在多个台阶中交错的多个第一牺牲层和多个第一电介质层。形成与所述多个台阶接触的桥接结构，所述桥接结构具有交错的多个第二牺牲层和多个第二电介质层。每个第一牺牲层与同一层级的相应的第二牺牲层接触，并且每个第一电介质层与同一层级的相应的第二电介质层接触。在与所述台阶中的至少一个台阶相对应的所述第一牺牲层中形成牺牲部分。所述牺牲部分在所述相应的台阶的顶表面处并且在上部台阶的边缘处被切断。通过同一刻蚀工艺来去除所述第二牺牲层和所述牺牲部分，以分别形成多个横向凹槽和横向凹槽部分。在所述横向凹槽中形成多个导体层，并且导体部分是在所述横向凹槽部分中形成的并与所述导体层中的相应的导体层接触。附图说明并入本文并形成说明书的一部分的附图示出了本公开内容的实施例，并且连同描述一起，用于进一步解释本公开内容的原理并且使相关领域技术人员能够实现和使用本公开内容。图1A根据本公开内容的一些实施例示出了一种具有阶梯结构的3D存储器件的示意图。图1B根据本公开内容的一些实施例示出了图1A中所示的3D存储器件的示例性阶梯结构的顶部正面透视图。图1C根据本公开内容的一些实施例示出了图1A中所示的示例性3D存储器件的平面图。图1D根据本公开内容的一些实施例示出了图1A中所示的示例性3D存储器件的另一种平面图。图1E根据本公开内容的一些实施例示出了图1A中所示的3D存储器件的示例性阶梯结构的详细顶部正面透视图。图2A根据本公开内容的一些实施例示出了具有阶梯结构的另一种示例性3D存储器件的示意图。图2B根据本公开内容的一些实施例示出了图2A中所示的3D存储器件的示例性阶梯结构的顶部正面透视图。图2C根据本公开内容的一些实施例示出了图2A中所示的示例性3D存储器件的平面图。图3A根据本公开内容的一些实施例示出了具有阶梯结构的示例性3D存储器件的横截面图。图3B根据本公开内容的一些实施例示出了图3A中所示的3D存储器件的另一种横截面图。图3C根据本公开内容的一些实施例示出了图3A中所示的3D存储器件的另一种横截面图。图3D根据本公开内容的一些实施例示出了图3C中所示的导体部分的详细横截面图。图4A-4E根据本公开内容的一些实施例示出了用于形成3D存储器件的示例性阶梯结构的制造工艺。图5A和图5B根据一些实施例示出了在离子注入工艺之前和之后的示例性阶梯。图6是根据一些实施例用于形成3D存储器件的示例性阶梯结构的方法的流程图。将参考附图来描述本公开内容的实施例。具体实施方式虽然讨论了具体的配置和布置，但应当理解的是，这仅是出于说明性目的而进行的。相关领域的技术人员将认识到的是，在不脱离本公开内容的精神和保护范围的情况下，可以使用其它配置和布置。对于相关领域的技术人员来说显而易见的是，本公开内容还可以用于各种其它应用中。应当注意到的是，说明书中对“一个实施例”、“某个实施例”、“示例性实施例”、“一些实施例”等等的提及指示所描述的实施例可以包括特定的特征、结构或特性，但每个实施例可能不一定包括该特定的特征、结构或特性。此外，这样的短语不一定必然地指代同一实施例。另外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其它实施例来实施这样的特征、结构或特性将在相关领域的技术人员的知识范围内。通常，可以至少部分地根据上下文中的用法来理解术语。例如，至少部分地根据上下文，如本文使用的术语“一个或多个”可以用于以单数意义来描述任何特征、结构或特性，或者可以用于以复数意义来描述特征、结构或特性的组合。类似地，诸如“一个(a)”、“某个(an)”或“该”之类的术语可以被理解为传达单数用法或者传达复数用法，其至少部分地取决于上下文。另外，可以将术语“基于”理解为不一定旨在传达一组排他性因素，而是可以再次地至少部分地根据上下文，替代地允许存在不一定明确描述的额外的因素。应当容易理解的是，本公开内容中的“在……上”、“上方”和“之上”的含义应该以最宽的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括在其之间具有中间特征或层的“在某物上”的含义，但“上方”或“之上”不仅意味着“在某物上方”或“在某物之上”的含义，而且还可以包括在其之间不具有中间特征或层的“在某物上方”或“在某物之上”的含义(即，直接在某物上)。此外，为了便于描述以说明一个元件或特征与另一个元件或特征的关系(如图中所示)，在本文中可以本文档来自技高网...

【技术保护点】
1.一种三维(3D)存储器件，包括：/n存储阵列结构；以及/n阶梯结构，其在所述存储阵列结构的中间，并且沿横向方向将所述存储阵列结构划分成第一存储阵列结构和第二存储阵列结构，所述阶梯结构包括：(i)沿所述横向方向延伸的多个台阶；以及(ii)与所述第一存储阵列结构和所述第二存储阵列结构接触的桥接结构，所述多个台阶包括一个或多个电介质对上方的台阶，其中，/n所述台阶包括：在所述台阶的顶表面上并与所述桥接结构接触且电连接到所述桥接结构的导体部分，以及与所述导体部分在同一层级处且与所述导体部分接触的电介质部分，所述台阶通过所述桥接结构电连接到所述第一存储阵列结构和所述第二存储阵列结构中的至少一个；以及/n沿着垂直于所述横向方向的第二横向方向并且远离所述桥接结构，所述导体部分的宽度减小。/n

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器件，包括：
存储阵列结构；以及
阶梯结构，其在所述存储阵列结构的中间，并且沿横向方向将所述存储阵列结构划分成第一存储阵列结构和第二存储阵列结构，所述阶梯结构包括：(i)沿所述横向方向延伸的多个台阶；以及(ii)与所述第一存储阵列结构和所述第二存储阵列结构接触的桥接结构，所述多个台阶包括一个或多个电介质对上方的台阶，其中，
所述台阶包括：在所述台阶的顶表面上并与所述桥接结构接触且电连接到所述桥接结构的导体部分，以及与所述导体部分在同一层级处且与所述导体部分接触的电介质部分，所述台阶通过所述桥接结构电连接到所述第一存储阵列结构和所述第二存储阵列结构中的至少一个；以及
沿着垂直于所述横向方向的第二横向方向并且远离所述桥接结构，所述导体部分的宽度减小。


2.根据权利要求1所述的3D存储器件，其中，所述导体部分的一部分与上部台阶重叠。


3.根据权利要求2所述的3D存储器件，其中，所述导体部分的所述部分的横向尺寸沿着所述第二横向方向减小。


4.根据权利要求3所述的3D存储器件，其中，所述导体部分的所述部分具有直角三角形的横向形状。


5.根据权利要求1-4中的任何一项所述的3D存储器件，其中，所述台阶还包括：
在所述导体部分和所述电介质部分之下的电介质层。


6.根据权利要求5所述的3D存储器件，其中，所述导体部分和所述电介质层均在所述一个或多个电介质对上方。


7.根据权利要求5或6所述的3D存储器件，其中，沿着所述横向方向，所述导体部分的另一部分的宽度等于所述台阶的尺寸。


8.根据权利要求1-7中的任何一项所述的3D存储器件，其中，沿着所述第二横向方向，所述导体部分的长度等于或小于所述台阶的第二尺寸。


9.根据权利要求1-8中的任何一项所述的3D存储器件，其中，
所述导体部分的厚度沿垂直方向等于或小于所述电介质部分的厚度。


10.根据权利要求1-9中的任何一项所述的3D存储器件，其中：
所述导体部分包括钨、钴、铜、铝、硅化物和多晶硅中的至少一种；
所述电介质部分包括氮化硅；以及
所述电介质层包括氧化硅。


11.根据权利要求1-10中的任何一项所述的3D存储器件，其中：
所述桥接结构包括交错的多个导体层，每个导体层与所述第一存储阵列结构和所述第二存储阵列结构接触；以及
所述导体部分与在同一层级处的相应导体层接触并电连接到所述相应导体层。


12.根据权利要求1-11中的任何一项所述的3D存储器件，其中，所述一个或多个电介质对中的每个电介质对包括与下部台阶相对应的电介质部分和电介质层。


13.一种三维(3D)存储器件，包括：
存储阵列结构；以及
着陆结构，其与所述存储阵列结构接触，所述着陆结构包括：(i)多个着陆区域，每个着陆区域处于沿横向方向延伸的相应深度，以及(ii)与所述存储阵列结构接触的桥接结构，其中，
所述多个着陆区域均包括在相应顶表面上的导体部分和与所述导体部分在同一层级处并且与所述导体部分接触的电介质部分，所述导体部分通过所述桥接结构电连接到所述存储阵列结构，并且所述导体部分的宽度沿垂直于所述横向方向的第二横向方向且远离所述桥接结构减小；以及
所述多个着陆区域均在一个或多个电介质对上方。


14.根据权利要求13所述的3D存储器件，其中，所述导体部分的一部分与上部着陆区域重叠。


15.根据权利要求14所述的3D存储器件，其中，所述导体部分的所述部分的横向尺寸沿着所述第二横向方向减小。


16.根据权利要求15所述的3D存储器件，其中，所述导体部分的所述部分具有直角三角形的横向形状。


17.根据权利要求13-16中的任何一项所述的3D存储器件，其中，所述多个着陆区域还包括：
在所述导体部分和所述电介质部分之下的电介质层。


18.根据权利要求17所述的3D存储器件，其中，所述导体部分和所述电介质层均在所述一个或多个电介质对上方。


19.根据权利要求14-18中的任何一项所述的3D存储器件，其中，沿着所述横向方向，所述导体部分的另一部分的宽度等于所述相应着陆区域的尺寸。


20.根据权利要求13-19中的任何一项所述的3D存储器件，其中，沿着所述第二横向方向，所述导体部分的长度等于或小于所述相应着陆区域的第二尺寸。


21.根据权利要求13-20中的任何一项所述的3D存储器件，其中：
所述着陆结构包括沿所述横向方向延伸的多个台阶；以及
所述多个着陆区域中的每个着陆区域在所述相应台阶的顶表面上。


22.根据权利要求21所述的3D存储器件，其中，
所述导体部分的厚度沿垂直方向等于或小于所述电介质部分的厚度。


23.根据权利要求13-22中的任何一项所述的3D存储器件，其中：
所述导体部分包括钨、钴、铜、铝、硅化物和多晶硅中的至少一种；
所述电介质部分包括氮化硅；以及
所述电介质层包括氧化硅。


24.根据权利要求13-23中的任何一项所述的3D存储器件，其中：
所述桥接结构包括交错的多个导体层，每个导体层与所述存储阵列结构接触；以及
所述导体部分与所述第二导体中的在同一层级处的相应第二导体接触并电连接到所述相应第二导体。


25.根据权利要求13-24中的任何一项所述的3D存储器件，其中，所述一个或多个电介质对中的每个电介质对包括与下部着陆区域相...

【专利技术属性】
技术研发人员：王迪，周文犀，夏志良，张中，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42