一种利用FPGA实现HDB3编解码的系统及方法技术方案

本发明专利技术提供了一种利用FPGA实现HDB3编解码的系统及方法，包括所述编码模块，以及通过用户对接单元与所述解码模块连接的编码模块。本发明专利技术主要用于硬件设计中没有添加HDB3编解码芯片的情况，本发明专利技术支持时钟数据恢复功能、支持HDB3编码功能、支持HDB3q解码功能以及支持编解码功能测试。本发明专利技术减小了硬件成本，同时可对该方法进行模块化，为用户提供了不依赖于硬件芯片，本发明专利技术通过使用FPGA处理HDB3编解码的方法可在FPGA中灵活多次使用该模块，进一步减少硬件芯片的需求，将HDB3编解码通过FPGA实现，提供了从码流中恢复出时钟信息的方法。

【技术实现步骤摘要】
一种利用FPGA实现HDB3编解码的系统及方法
本专利技术属于数据通信领域，尤其涉及一种利用FPGA实现DHB3编解码的系统及方法。
技术介绍
在FPGA网络通信中，常常遇到需要将HDB3码转换为NRZ码供FPGA使用，目前很多项目中在硬件设计时添加了专用芯片来实现该功能，添加芯片将大大提高成本，同时该芯片面临停产的风险，因此需要FPGA完成HDB3的编解码。所以本专利技术公开了一种用FPGA实现HDB3编解码的方法，主要用于硬件设计中没有添加HDB3编解码芯片的情况。
技术实现思路
针对现有技术中的上述不足，本专利技术提供的一种利用FPGA实现DHB3编解码的系统及方法，减小了硬件成本，同时可对该方法进行模块化处理，为用户提供了不依赖于专用芯片对HDB3进行编解码。为了达到以上目的，本专利技术采用的技术方案为：本方案提供一种利用FPGA实现HDB3编解码的系统，包括编码模块，以及通过用户对接单元与所述解码模块连接的编码模块；所述解码模块包括信号整形单元、与所述信号整形单元连接的时钟数据恢复单元以及与所述时钟数据恢复单元连接的HDB3解码单元；所述编码模块包括HDB3编码单元以及与所述HDB3编码单元连接的数据发送单元；所述HDB3解码单元与所述HDB3编码单元通过用户对接单元连接。进一步地，所述信号整形单元用于对入口信号进行整形，使入口信号保持平滑，并将整形后的入口信号传输至时间数据恢复单元；所述时钟数据恢复单元用于将入口信号恢复出同步时间和数据，并利用恢复的同步时钟数据对入口数据进行采集，将采集到的双端信号转换为单端信号，并将单端信号传输至HDB3解码单元；所述HDB3解码单元用于对单端信号进行HDB3解码和输出，并将解码后的NRZ源码输出信号传输至用户对接单元；所述HDB3编码单元用于将用户对接单元的NRZ源码输出信号进行编码发送；所述数据发送单元用于将已编码的数据进行单→双的数据变换处理。基于上述系统，本专利技术还公开了一种利用FPGA实现HDB3编解码的方法，包括HDB3解码方法和HDB3编码方法；所述HDB3解码方法包括以下步骤：A1、将硬件端口发送的HDB3编码数据作为入口信号，并对入口信号进行整形处理；A2、将经整形后的入口信号恢复出同步时钟和HDB3编码数据；A3、利用恢复出来的同步时钟对HDB3编码数据进行采集，并将采集到的双端信号转换为单端信号；A4、将所述单端信号发送至接收NRZ源码的FPGA的用户对接单元；A5、判断输出信号是否丢失，若是，则上报信号丢失指示信号，供FPGA的用户对接单元进行参考，结束对HDB3的解码操作，否则，结束对HDB3的解码操作；所述HDB3编码方法包括以下步骤：B1、将FPGA的用户对接单元发送的NRZ源码发送至HDB3编码单元，并将所述NRZ源码进行编码发送；B2、将已编码的信号进行数据变换处理，并将变换后的数据发送至硬件接口，实现对HDB3的编码操作。进一步地，所述步骤A3包括如下步骤：C1、利用恢复出来的同步时钟对HDB3编码数据进行采集；C2、在采集到的HBD3编码中找到V点；C3、对所述V点进行取代节点替换操作，从而将采集到的双端信号转换为单端信号。再进一步地，所述步骤B1包括如下步骤：D1、对FPGA的用户对接单元发送的源码NRZ进行连零检测，并标记为V点；D2、将V点之间1的个数为偶数的点标记为B点；D3、对所述B点和V点进行极性标记，从而将所述NRZ源码转换成HDB3编码数据；D4、将所述转换的HDB3编码数据进行编码发送。再进一步地，所述步骤B2中数据变换处理具体为：将已编码信号进行单→双的数据变换处理。再进一步地，所述HDB3编码和HDB3解码的接口模式均包括DR接口模式和SR接口模式；所述DR接口模式和SR接口模式均包括用户发送数据端TX和用户接收数据端RX。再进一步地，在所述DR模式中，用户发送数据端TX用于对单端信号进行HDB3解码，并将解码后的NRZ源码输出信号进行编码发送，并将合并的同步时钟与HDB3的编码进行单→双的数据变换处理，将变换后的信号输送给FPGA；在所述DR模式中，用户接收数据端RX用于利用FPGA对输入信息进行脉冲滤波整形，并根据整形后的信号对时钟数据进行恢复，并将恢复后的数据输出至用户对接单元进行HDB3解码。再进一步地，在所述SR模式中，用户发送数据端TX用于输出HDB3编码和经单→双变换的数据；在所述SR模式中，用户接收数据端RX用于对接收的信号进行脉冲滤波整形处理，并恢复时钟数据，输出HDB3解码。再进一步地，所述脉冲滤波整形包括去除毛刺和恢复波形轮廓。本专利技术的有益效果：本专利技术提供了一种利用FPGA实现HDB3编解码的系统及方法，主要用于硬件设计中没有添加HDB3编解码芯片的情况，本专利技术支持时钟数据恢复功能、支持HDB3编码功能、支持HDB3编码功能以及支持编解码功能测试。本专利技术减小了硬件成本，同时可对该方法进行模块化，为用户提供了不依赖于硬件芯片，本专利技术通过使用FPGA处理HDB3编解码的方法可在FPGA中灵活多次使用该模块，进一步减少硬件芯片的需求，将HDB3编解码通过FPGA编写代码实现，提供了从码流中恢复出时钟信息的方法。附图说明图1为本专利技术的系统结构图。图2为本专利技术的编码流程图。图3为本专利技术的解码流程图。图4为本专利技术的编解码结构图。图5为本实施例中编解码流程图。具体实施方式下面对本专利技术的具体实施方式进行描述，以便于本
的技术人员理解本专利技术，但应该清楚，本专利技术不限于具体实施方式的范围，对本
的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本专利技术的精神和范围内，这些变化是显而易见的，一切利用本专利技术构思的专利技术创造均在保护之列。实施例如图1所示，本专利技术提供了一种利用FPGA实现HDB3编解码的系统，包括编码模块，以及通过用户对接单元与所述解码模块连接的编码模块；所述解码模块包括信号整形单元、与所述信号整形单元连接的时钟数据恢复单元以及与所述时钟数据恢复单元连接的HDB3解码单元；所述编码模块包括HDB3编码单元以及与所述HDB3编码单元连接的数据发送单元；所述HDB3解码单元与所述HDB3编码单元通过用户对接单元连接。所述信号整形单元用于对入口信号进行整形，使入口信号保持平滑，并将整形后的入口信号传输至时间数据恢复单元；所述时钟数据恢复单元用于将入口信号恢复出同步时间和数据，并利用恢复的同步时钟数据对入口数据进行采集，将采集到的双端信号转换为单端信号，并将单端信号传输至HDB3解码单元；所述HDB3解码单元用于对单端信号进行HDB3解码和输出，并将解码后的NRZ源码输出信号传输至用户对接单元；所本文档来自技高网...

【技术保护点】
1.一种利用FPGA实现HDB3编解码的系统，其特征在于，包括编码模块，以及通过用户对接单元与所述解码模块连接的编码模块；/n所述解码模块包括信号整形单元、与所述信号整形单元连接的时钟数据恢复单元以及与所述时钟数据恢复单元连接的HDB3解码单元；/n所述编码模块包括与所述HDB3编码单元通过用户对接单元连接的HDB3编码单元以及与所述HDB3编码单元连接的数据发送单元。/n

【技术特征摘要】
20200520 CN 20201043267441.一种利用FPGA实现HDB3编解码的系统，其特征在于，包括编码模块，以及通过用户对接单元与所述解码模块连接的编码模块；
所述解码模块包括信号整形单元、与所述信号整形单元连接的时钟数据恢复单元以及与所述时钟数据恢复单元连接的HDB3解码单元；
所述编码模块包括与所述HDB3编码单元通过用户对接单元连接的HDB3编码单元以及与所述HDB3编码单元连接的数据发送单元。


2.根据权利要求1所述的利用FPGA实现HDB3编解码的系统，其特征在于，所述信号整形单元用于对入口信号进行整形，使入口信号保持平滑，并将整形后的入口信号传输至时间数据恢复单元；
所述时钟数据恢复单元，用于将入口信号恢复出同步时间和数据，并利用恢复的同步时钟数据对入口数据进行采集，将采集到的双端信号转换为单端信号，并将单端信号传输至HDB3解码单元；
所述HDB3解码单元，用于对单端信号进行HDB3解码和输出，并将解码后的NRZ源码输出信号传输至用户对接单元；
所述HDB3编码单元，用于将NRZ源码输出信号并进行编码发送；
所述数据发送单元，用于将已编码的数据进行单→双的数据变换处理。


3.一种利用FPGA实现HDB3编解码的方法，其特征在于，包括HDB3解码方法和HDB3编码方法；
所述HDB3解码方法包括以下步骤：
A1、将硬件端口发送的HDB3编码数据作为入口信号，并对入口信号进行整形处理；
A2、将经整形后的入口信号恢复出同步时钟和HDB3编码数据；
A3、利用恢复出来的同步时钟对HDB3编码数据进行采集，并将采集到的双端信号转换为单端信号；
A4、将所述单端信号发送至接收NRZ源码的FPGA的用户对接单元；
A5、判断输出信号是否丢失，若是，则上报信号丢失指示信号，供FPGA的用户对接单元进行参考，结束对HDB3的解码操作，否则，结束对HDB3的解码操作；
所述HDB3编码方法包括以下步骤：
B1、将FPGA的用户对接单元发送的NRZ源码发送至HDB3编码单元，并将所述NRZ源码进行编码发送；
B2、将已编码的信号进行数据变换处理，并将变换后的数据发送至硬件接口，实现对HDB3的编码操作。


4....

【专利技术属性】
技术研发人员：詹晋川，李泽民，芦伟，胡裕赟，莫小妮，肖清玉，
申请(专利权)人：深圳市风云实业有限公司，
类型：发明
国别省市：广东;44