一种用于小分数锁相环电荷泵电路的电荷平均补偿系统技术方案

本发明专利技术公开了一种用于小分数锁相环电荷泵电路的电荷平均补偿系统，包括可编程分频器，可编程分频器的输出端依次电连接有电荷泵、锁定检测电路，压控振荡器的输出端电连接有多模分频器，多模分频器的接口电连接有多比特数字解码器，多比特数字解码器的接口与锁定检测电路的输出端电连接，多比特数字解码器的输入端电连接有Sigma delta调制器，多比特数字解码器的输入端电连接有数模转换器，数模转换器的输出端与控制电压模块的输出端电连接，本发明专利技术涉及锁相环技术领域。该一种用于小分数锁相环电荷泵电路的电荷平均补偿系统，达到了电荷平均补偿的效果，具有更宽的环路带宽和极高的频率分辨率，有效地减少小分数毛刺,提高整个射频系统的信噪比。

【技术实现步骤摘要】
一种用于小分数锁相环电荷泵电路的电荷平均补偿系统
本专利技术涉及锁相环
，具体为一种用于小分数锁相环电荷泵电路的电荷平均补偿系统。
技术介绍
典型的锁相环(Phaselockedloop，简称PLL)电路包括一个鉴频鉴相器(PhaseFrequencyDetector，简称PFD)、电荷泵(ChargePump，简称CP)、环路滤波器(LowPassFilter，简称LPF)和压控振荡器(VoltageControlledOscillator，简称VCO)。鉴频鉴相器通过比较参考时钟信号和反馈时钟信号，产生二个时钟相位误差脉冲信号UP和DN，这两个相位误差信号作为电荷泵CP的输入。电荷泵CP会产生一个相应的电流来响应之前的相位误差信号。电流信号流入环路滤波器LPF并产生一个电压信号,控制压控振荡器来改变输出振荡频率。通过控制VCO的输出频率，PLL环路的反馈频率和相位会逐渐匹配到输入的参考时钟信号,从而锁定锁相环输出信号频率.锁相环中电荷泵电路的充放电电流失配会影响环路滤波器输出电压的稳定性，使其产生较大的纹波，这会严重影响压控振荡器的输出信号频率，从而造成锁相环相位噪声增大,甚至不能锁定到设定的频率上。因此，降低锁相环中电荷泵电路的充放电电流失配变的越来越重要。目前，在现代射频通讯系统中,为了减少相位误差及快速锁定,锁相环应该有一个较宽的环路带宽。传统的整数锁相环环路带宽和极高的频率分辨率低，然而,电荷泵电路的充放电电流失配问题之外，它有一个主要问题,即电荷泵电路产生许多小分数毛刺,其特点是在载波频率周围产生众多的毛刺频率,从而严重影响射频系统的信噪比。
技术实现思路
(一)解决的技术问题针对现有技术的不足，本专利技术提供了一种用于小分数锁相环电荷泵电路的电荷平均补偿系统，解决了传统的整数锁相环环路带宽和极高的频率分辨率低，然而,电荷泵电路的充放电电流失配问题之外，它有一个主要问题,即电荷泵电路产生许多小分数毛刺,其特点是在载波频率周围产生众多的毛刺频率,从而严重影响射频系统的信噪比的问题。(二)技术方案为实现以上目的，本专利技术通过以下技术方案予以实现：一种用于小分数锁相环电荷泵电路的电荷平均补偿系统，包括可编程分频器，所述可编程分频器的输出端依次电连接有电荷泵、锁定检测电路，所述电荷泵的输出端电连接有控制电压模块，所述控制电压模块的输出端电连接有环路滤波器，所述环路滤波器的输出端电连接有压控振荡器，所述压控振荡器的输出端电连接有多模分频器，所述多模分频器的接口电连接有多比特数字解码器，所述多比特数字解码器的接口与锁定检测电路的输出端电连接，所述多比特数字解码器的输入端电连接有Sigmadelta调制器，所述多比特数字解码器的输入端电连接有数模转换器，所述数模转换器的输出端与控制电压模块的输出端电连接。优选的，所述可编程分频器的输出端分别设置为up脉冲、dn脉冲，所述可编程分频器输出端的up脉冲宽度、dn脉冲宽度与电流脉冲其宽度相同。优选的，所述多模分频器的接口为反馈FCLK并与可编程分频器的一个输入端电连接。优选的，所述Sigmadelta调制器的一个输入接口为参考FCLK并与可编程分频器的另一个输入端电连接。优选的，所述Sigmadelta调制器的另一个输入接口设置为K位输入。(三)有益效果本专利技术提供了一种用于小分数锁相环电荷泵电路的电荷平均补偿系统。具备以下有益效果：(1)、该用于小分数锁相环电荷泵电路的电荷平均补偿系统，通过可编程分频器的输出端依次电连接有电荷泵、锁定检测电路，电荷泵的输出端电连接有控制电压模块，控制电压模块的输出端电连接有环路滤波器，环路滤波器的输出端电连接有压控振荡器，压控振荡器的输出端电连接有多模分频器，多模分频器的接口电连接有多比特数字解码器，多比特数字解码器的接口与锁定检测电路的输出端电连接，多比特数字解码器的输入端电连接有Sigmadelta调制器，多比特数字解码器的输入端电连接有数模转换器，数模转换器的输出端与控制电压模块的输出端电连接，达到了电荷平均补偿的效果，可以实现完美的电荷泵电流匹配，具有更宽的环路带宽和极高的频率分辨率，有效地减少小分数毛刺,提高整个射频系统的信噪比。附图说明图1为典型的小分数锁相环架构图；图2为锁相环电荷泵电路的电荷平均补偿原理图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1-2，本专利技术提供一种技术方案：一种用于小分数锁相环电荷泵电路的电荷平均补偿系统，包括可编程分频器，可编程分频器的输出端依次电连接有电荷泵、锁定检测电路，可编程分频器的输出端分别设置为up脉冲、dn脉冲，可编程分频器输出端的up脉冲宽度、dn脉冲宽度与电流脉冲其宽度相同，电荷泵的输出端电连接有控制电压模块，控制电压模块的输出端电连接有环路滤波器，环路滤波器的输出端电连接有压控振荡器，压控振荡器的输出端电连接有多模分频器，多模分频器的接口为反馈FCLK并与可编程分频器的一个输入端电连接，多模分频器的接口电连接有多比特数字解码器，多比特数字解码器的接口与锁定检测电路的输出端电连接，多比特数字解码器的输入端电连接有Sigmadelta调制器，Sigmadelta调制器的一个输入接口为参考FCLK并与可编程分频器的另一个输入端电连接，多比特数字解码器的输入端电连接有数模转换器，Sigmadelta调制器的另一个输入接口设置为K位输入，数模转换器的输出端与控制电压模块的输出端电连接。使用时，在传统的小分数锁相环架构上面,增加了多比特数字解码器和数模转换器，Sigmadelta调制器输出信号输入到多比特数字解码器,同时通过锁定检测电路产生输出位校正值也输入到多比特数字解码器,输出校正值与pfd输入时的相位误差有关,当校正值输入到数字解码器后,数字解码器进行编码解码控制，这时多比特数字解码器除了控制反馈环路中的除法器,同时将编码后的校正值同步应用到当前的数模转换器，数模转换器将数字解码器的输出数字信号转化为模拟电流信号,并且同步注入电流脉冲到电荷泵里面,从而起到相位误差的补偿作用，选定的数模转换器电流脉冲值和方向会根据解码器的输出而变化,其中电流脉冲其宽度与up或dn脉冲的宽度相同，因此,充放电电流(电荷)平均值是匹配的,从而有效地平滑由于充放电电流失配而导致的毛刺，通过建议的电荷补偿匹配方案,几乎可以实现完美的电荷泵电流匹配,有效地减少小分数毛刺,提高整个射频系统的信噪比。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从本文档来自技高网...

【技术保护点】
1.一种用于小分数锁相环电荷泵电路的电荷平均补偿系统，包括可编程分频器，其特征在于：所述可编程分频器的输出端依次电连接有电荷泵、锁定检测电路，所述电荷泵的输出端电连接有控制电压模块，所述控制电压模块的输出端电连接有环路滤波器，所述环路滤波器的输出端电连接有压控振荡器，所述压控振荡器的输出端电连接有多模分频器，所述多模分频器的接口电连接有多比特数字解码器，所述多比特数字解码器的接口与锁定检测电路的输出端电连接，所述多比特数字解码器的输入端电连接有Sigma delta调制器，所述多比特数字解码器的输入端电连接有数模转换器，所述数模转换器的输出端与控制电压模块的输出端电连接。/n

【技术特征摘要】
1.一种用于小分数锁相环电荷泵电路的电荷平均补偿系统，包括可编程分频器，其特征在于：所述可编程分频器的输出端依次电连接有电荷泵、锁定检测电路，所述电荷泵的输出端电连接有控制电压模块，所述控制电压模块的输出端电连接有环路滤波器，所述环路滤波器的输出端电连接有压控振荡器，所述压控振荡器的输出端电连接有多模分频器，所述多模分频器的接口电连接有多比特数字解码器，所述多比特数字解码器的接口与锁定检测电路的输出端电连接，所述多比特数字解码器的输入端电连接有Sigmadelta调制器，所述多比特数字解码器的输入端电连接有数模转换器，所述数模转换器的输出端与控制电压模块的输出端电连接。


2.根据权利要求1所述的一种用于小分数锁相环电荷泵电路的电荷平均补偿系统，其特征在于...

【专利技术属性】
技术研发人员：吴巍，于金鑫，章剑，
申请(专利权)人：南京宇都通讯科技有限公司，
类型：发明
国别省市：江苏;32