用于运算放大器的转换升压电路制造技术

本申请案涉及用于运算放大器的转换升压电路。一种电路的差分输入级包含第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)及第四晶体管(M4)。所述第一晶体管(M1)与所述第三晶体管(M3)的漏极在第一节点(N1)处耦合在一起，且所述第二晶体管(M2)与所述第四晶体管(M4)的漏极在第二节点(N2)处耦合在一起。第一转换升压电路(130)包含第五晶体管(M10)及第一电流镜(M11、M12)。所述第五晶体管(M10)的栅极耦合到所述第二节点(N2)。所述第五晶体管(M10)的源极耦合到所述第一节点(N1)。所述第一电流镜(M11、M12)耦合到所述第五晶体管(M10)且耦合到所述第二节点(N2)。第二转换升压电路(140)包含第六晶体管(M14)及第二电流镜(M15、M16)。所述第六晶体管(M14)的栅极耦合到所述第一节点(N1)。所述第六晶体管(M14)的源极耦合到所述第二节点(N2)。所述第二电流镜(M15、M16)耦合到所述第六晶体管(M14)且耦合到所述第一节点(N1)。

【技术实现步骤摘要】
用于运算放大器的转换升压电路
本申请案涉及运算放大器。
技术介绍
运算放大器的“转换速率”是放大器可响应于到放大器的输入信号的大的改变(增加或减小)而多快地将连接到放大器的输出节点的电容器充电的度量。更大体来说，转换速率是放大器的输出电压响应于输入阶跃式改变的最大改变速率的度量。一种增加运算放大器的转换速率的技术是增加运算放大器的输入级的偏置电流。不幸的是，增加输入级的偏置电流会导致放大器的带宽的增加，这又需要增加输出级的补偿电容以改进电路稳定性。然而，增加补偿电容会导致转换速率的减小。此外，增加折叠式栅-阴运算放大器的输入级的偏置电流需要输出级的电流的相应增加，这又会增加总输入涉及(referred)噪声。
技术实现思路
在一个实例中，一种电路包含差分输入级。所述差分输入级包含第一晶体管、第二晶体管、第三晶体管及第四晶体管。所述第一晶体管与所述第三晶体管的漏极在第一节点处耦合在一起，且所述第二晶体管与所述第四晶体管的漏极在第二节点处耦合在一起。还包含输出级，且所述输出级耦合到所述输入级。还包含第一转换升压电路及第二转换升压电路。所述第一转换升压电路包含第五晶体管及第一电流镜。所述第五晶体管的栅极耦合到所述第二节点。所述第五晶体管的源极耦合到所述第一节点。所述第一电流镜耦合到所述第五晶体管且耦合到所述第二节点。所述第二转换升压电路包含第六晶体管及第二电流镜。所述第六晶体管的栅极耦合到所述第一节点。所述第六晶体管的源极耦合到所述第二节点。所述第二电流镜耦合到所述第六晶体管且耦合到所述第一节点。附图说明为详细说明各种实例，现在将参考附图，其中：图1图解说明一种电路(例如，运算放大器)，所述电路包含转换升压电路以增加电路的转换速率。图2展示实例时序图。具体实施方式本文中所描述的运算放大器包含耦合到输出级的差分输入级。差分输入级包含一对转换升压电路—一个转换升压电路经配置以在输入级的第一输入上的电压大于输入级的第二输入上的电压时暂时增加穿过补偿电容器的电流，且另一转换升压电路经配置以在第二输入上的电压大于第一输入上的电压时暂时增加穿过补偿电容器的电流。转换升压电路耦合到运算放大器的输入级及输出级。除穿过差分输入级晶体管的电流路径外，每一转换升压电路还为补偿电容器提供电流路径，借此致使去往/来自补偿电容器的充电或放电电流大于不具有转换升压电路的情形。转换升压电路因此增加补偿电容器的充电/放电电流，这导致跨越补偿电容器的电压的较大改变速率。由于补偿电容器的一个端子是运算放大器的输出节点，因此来自运算放大器的输出电压可以较快速率改变，且因此运算放大器的转换速率增加。所公开转换升压电路的优点是，在稳定状态操作期间(即，当到运算放大器的输入具有大约相同的电压且不经历阶跃式改变时)，转换升压电路具有很少电流流动或不具有电流流动。因此，运算放大器的静态电流由于包含转换升压电路而不会增加。图1展示运算放大器100的实例，运算放大器100包含互补折叠式栅-阴输入级110、输出级120以及转换升压电路130及140。图1的实例实施方案中的晶体管包括金属氧化物半导体场效应晶体管(MOSFET)，但可在其它实例实施方案中包含其它类型的晶体管(例如，双极结晶体管)。此外，虽然图1的实例中的每一晶体管展示为n型MOSFET(NMOS)或p型MOSFET(PMOS)，但在其它实例中，NMOS装置可替代PMOS装置，且反之亦然。输入级110包括差分输入级且具有第一输入节点111(VIN-)及第二输入节点113(VIN+)。在此实例中，输入级110包含一对PMOS晶体管M1及M2，其源极连接到尾电流源15。输入晶体管M1及M2的栅极分别连接到输入节点111及113。输入晶体管M1的漏极在节点N1处连接到电流源晶体管M3(NMOS)的漏极，且M3的源极连接到接地节点。输入晶体管M2的漏极在节点N2处连接到电流源晶体管M4(NMOS)的漏极，且M4的源极连接到接地节点。M3及M4的栅极经偏置处于正电压电平(VB3)。M3及M4是电流源晶体管且将来自尾电流源15的一些或所有尾电流传递到接地。电流源晶体管M3及M5的栅极连接到共用偏置电压。电流源晶体管M3及M4的漏极分别连接到NMOS栅-阴晶体管M5及M6的源极。栅-阴晶体管M5及M6的栅极连接到参考电压VB1。栅-阴晶体管M5的漏极连接到PMOS晶体管M7的漏极且连接到M7及M8的栅极。M7及M8的源极连接到供应电压节点VDD。M7及M8形成电流镜。在此实例中，输出级120经实施为A类输出级(具有电阻器作为负载的共源极放大器)，但可在其它实例中为其它类型的输出级(例如，AB类输出级)。输出级120包含PMOS晶体管M9、电阻器R1及补偿电容器CC。M9的源极连接到供应电压节点VDD。M9的栅极连接到CC的端子121且连接到M6及M8的漏极。M9的漏极连接到CC的相对端子122且连接到电阻器R1，电阻器R1的相对端子连接到接地节点。CC的端子122(其也连接到M9的漏极及电阻器R1)上的电压是运算放大器的输出电压(VOUT)。在一个实施方案中，输出电压VOUT作为VIN-电压提供到输入节点111。由此，运算放大器100在闭环配置中操作。运算放大器100还包含转换升压电路130及140。转换升压电路130及140中的每一者在节点N1及N2处耦合到差分输入级110且耦合到输出级120，如所展示。转换升压电路130及140具有相同的一般电路架构。转换升压电路130包含PMOS晶体管M10、电流镜131及晶体管M13。电流镜131包含NMOS晶体管M11及M12。M10的源极连接到节点N1，且M10的栅极连接到节点N2并连接到M12的漏极。M10的漏极连接到M11的漏极、连接到M11及M12的栅极，且连接到M13的漏极。M11、M12及M13的源极连接到接地节点。M13的栅极连接到偏置电压VB2。转换升压电路140包含PMOS晶体管M14、电流镜141及晶体管M17。电流镜141包含NMOS晶体管M15及M16。M14的源极连接到节点N2，且M14的栅极连接到节点N1并连接到M16的漏极。M14的漏极连接到M15的漏极、连接到M15及M16的栅极，且连接到M17的漏极。M15、M16及M17的源极连接到接地节点。M17的栅极连接到偏置电压VB2。为了帮助理解转换升压电路130及140的操作，在不具有转换升压电路130、140的转换升压功能性的情况下理解运算放大器100的操作可为有帮助的。如果输入节点113上的VIN+输入电压相对于输入节点111上的VIN-输入电压经历大的正跃变，那么来自尾电流源15的大部分或所有尾电流将流动穿过M1且进入M3的漏极中。当进入电流源晶体管M3中的电流恒定时，穿过M1的电流的增加将导致流动穿过栅-阴晶体管M5的电流量的减小，且因此导致穿过M7以及电流镜对晶体管M8的电流的相应减小。由于较少电流流动穿过M8，因此M8的漏极上的电压将减小，这又使驱动M9接通更困难，借此致使更本文档来自技高网...

【技术保护点】
1.一种电路，其包括：/n差分输入级，其包含第一晶体管、第二晶体管、第三晶体管及第四晶体管，所述第一晶体管与所述第三晶体管的漏极在第一节点处耦合在一起，且所述第二晶体管与所述第四晶体管的漏极在第二节点处耦合在一起；/n输出级，其耦合到所述输入级；/n第一转换升压电路，其包含第五晶体管及第一电流镜，所述第五晶体管的栅极耦合到所述第二节点，所述第五晶体管的源极耦合到所述第一节点，所述第一电流镜耦合到所述第五晶体管且耦合到所述第二节点；及/n第二转换升压电路，其包含第六晶体管及第二电流镜，所述第六晶体管的栅极耦合到所述第一节点，所述第六晶体管的源极耦合到所述第二节点，所述第二电流镜耦合到所述第六晶体管且耦合到所述第一节点。/n

【技术特征摘要】
20190408 US 16/377,4621.一种电路，其包括：
差分输入级，其包含第一晶体管、第二晶体管、第三晶体管及第四晶体管，所述第一晶体管与所述第三晶体管的漏极在第一节点处耦合在一起，且所述第二晶体管与所述第四晶体管的漏极在第二节点处耦合在一起；
输出级，其耦合到所述输入级；
第一转换升压电路，其包含第五晶体管及第一电流镜，所述第五晶体管的栅极耦合到所述第二节点，所述第五晶体管的源极耦合到所述第一节点，所述第一电流镜耦合到所述第五晶体管且耦合到所述第二节点；及
第二转换升压电路，其包含第六晶体管及第二电流镜，所述第六晶体管的栅极耦合到所述第一节点，所述第六晶体管的源极耦合到所述第二节点，所述第二电流镜耦合到所述第六晶体管且耦合到所述第一节点。


2.根据权利要求1所述的电路，其进一步包含第七晶体管，所述第七晶体管的漏极耦合到所述第五晶体管的漏极，且所述第七晶体管的源极耦合到接地节点。


3.根据权利要求2所述的电路，其进一步包含第八晶体管，所述第八晶体管的漏极耦合到所述第六晶体管的漏极，且所述第八晶体管的源极耦合到接地节点。


4.根据权利要求1所述的电路，其中：
所述第一电流镜包含第一电流镜晶体管及第二电流镜晶体管，所述第一电流镜晶体管与所述第二电流镜晶体管的栅极耦合在一起，所述第一电流镜晶体管与所述第二电流镜晶体管的源极耦合在一起，所述第五晶体管的漏极耦合到所述第一电流镜晶体管的漏极及所述栅极，且所述第二电流镜晶体管的漏极耦合到所述第五晶体管的所述栅极且耦合到所述第二节点。


5.根据权利要求4所述的电路，其中：
所述第二电流镜包含第三电流镜晶体管及第四电流镜晶体管，所述第三电流镜晶体管与所述第四电流镜晶体管的栅极耦合在一起，所述第三电流镜晶体管与所述第四电流镜晶体管的源极耦合在一起，所述第六晶体管的漏极耦合到所述第三电流镜晶体管的漏极及所述栅极，且所述第四电流镜晶体管的漏极耦合到所述第六晶体管的所述栅极且耦合到所述第一节点。


6.根据权利要求1所述的电路，其中所述输出级包括A类输出级。


7.一种电路，其包括：
差分输入级，其包含第一晶体管、第二晶体管、第三晶体管及第四晶体管，所述第一晶体管具有第一电流端子及第二电流端子，所述第二晶体管具有第三电流端子及第四电流端子，所述第三晶体管具有第五电流端子及第六电流端子，所述第四晶体管具有第七电流端子及第八电流端子，所述第二电流端子与所述第五电流端子在第一节点处耦合在一起，且第四电流端子与第七电流端子在第二节点处耦合在一起；
第一转换升压电路，其包含第五晶体管及第一电流镜，所述第五晶体管具有第一控制输入、第九电流端子及第十电流端子，所述第一控制输入耦合到所述第二节点，所述第九电流端子耦合到所述第一节点，所述第一电流镜耦合到所述第五晶体管且耦合到所述第二节点；及
第二转换升压电路，其包含第六晶体管及第二电流镜，所述第六晶体管具有第二控制输入、第十一电流端子及第十二电流端子，所述第二控制输入耦合到所述第一节点，所述第十一电流端子耦合到所述第二节点，所述第二电流镜耦合到所述第六晶体管且耦合到所述第一节点。


8.根据权利要求7所述的电路，其进一步包含第七晶体管，所述第七晶体管具有第十三电流端子及第十四电流端子，所述第十三电流端子耦合到所述第十电流端子，且所述第十四电流端子耦合到接地节点。


9.根据权利要求8所述的电路，其进一步包含第八晶体管，所述第八晶体管具有第十五电流端子及第十六电流端子，所述第十五电流端子耦合到所述第十二电流端子，且所述第十六电流端子耦合到接地节点。


10.根据权利要求7所述的电路，其中所述第一电流镜...

【专利技术属性】
技术研发人员：苏雷什·马拉拉，尼汀·阿加瓦尔，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US