一种多通道并行测试校准方法技术

本发明专利技术公开了一种多通道并行测试校准方法，步骤包括信号分配和系统校准，所述信号分配包括信号分配及校准子卡选择高稳定度、低相噪恒温晶振作为时钟源，产生系统所需的100MHz参考时钟，经过高品质时钟驱动器分配输出；经分配而来的工作时钟，经过时钟驱动器至少输出20路送给测试模块；系统控制模块将控制命令与参考时钟同步后输出给信号分配子卡，由信号分配子卡驱动20路分别送给各测试模块；所述系统校准包括统控制板及背板校准；模块时钟、触发信号校准；模块通道校准。本发明专利技术可以实现数字模块1Gbps数据速率，±100ps的通道间同步精度，实现多通道、高速率和高同步数字测试激励信号的产生。

【技术实现步骤摘要】
一种多通道并行测试校准方法
本专利技术涉及集成电路综合测试技术，特别是一种多通道并行测试校准方法。
技术介绍
集成电路综合测试仪从最初的单品种测试设备发展到混合电路测试设备，测试速率从数十兆发展到数千兆，模块通道数从几十通道发展到数千通道，通道间同步精度的要求越来越高。研制的芯片综合测试仪数字通道需实现1Gbps数据速率、1024个通道、±100ps边沿定位精度的数字集成电路测试能力。要实现所有通道的高精度同步，难度很大。为满足高速率多通道数据的一致性和同步，满足多通道同步精度小于±100ps要求，需要进行通道间的精确校准，高精度的同步误差测量和补偿控制是必不可少的两个条件，可通过控制模块的数据传输、输出同步补偿控制、同步误差测量等功能来实现。
技术实现思路
针对现有技术中存在的问题，本专利技术提供了一种可以实现数字模块1Gbps数据速率，±100ps的通道间同步精度，实现多通道、高速率和高同步数字测试激励信号的产生，突破高精度通道延时测量技术和高精度误差补偿技术，提升国产集成电路综合测试仪数字测试技术的水平的多通道本文档来自技高网...

【技术保护点】
1.一种多通道并行测试校准方法，其特征在于步骤包括信号分配和系统校准，所述信号分配包括信号分配及校准子卡选择高稳定度、低相噪恒温晶振作为时钟源，产生系统所需的100MHz参考时钟，经过高品质时钟驱动器分配输出；经分配而来的工作时钟，经过时钟驱动器至少输出20路送给测试模块；系统控制模块将控制命令与参考时钟同步后输出给信号分配子卡，由信号分配子卡驱动20路分别送给各测试模块；所述系统校准分为三部分：一是统控制板及背板校准；二是模块时钟、触发信号校准；三是模块通道校准。/n

【技术特征摘要】
1.一种多通道并行测试校准方法，其特征在于步骤包括信号分配和系统校准，所述信号分配包括信号分配及校准子卡选择高稳定度、低相噪恒温晶振作为时钟源，产生系统所需的100MHz参考时钟，经过高品质时钟驱动器分配输出；经分配而来的工作时钟，经过时钟驱动器至少输出20路送给测试模块；系统控制模块将控制命令与参考时钟同步后输出给信号分配子卡，由信号分配子卡驱动20路分别送给各测试模块；所述系统校准分为三部分：一是统控制板及背板校准；二是模块时钟、触发信号校准；三是模块通道校准。


2.根据权利要求1所述的一种多通道并行测试校准方法，其特征在于所述经过高品质时钟驱动器分配输出具体为其中1路用于分频产生测试模块所需的工作时钟，1路送给系统控制模块，20路送给测试模块。


3.根据权利要求1所述的一种多通道并行测试校准方法，其特征在于所述统控制板及背板校准，校准的信号包括系统时钟、校准信号、触发信号。


4.根据权利要求1所述的一种多通道并行测试校准方法，其特征在于所述模块时钟、触发信号校准，时钟、触发等信号经过分配后，经板间连接器送到各模块，必定会带来延时误差，对不同组的时钟增加测试点，通过高采样率示波器对信号采集，得到不同信号间...

【专利技术属性】
技术研发人员：王燕，任成喜，张红兵，
申请(专利权)人：中国电子科技集团公司第十四研究所，
类型：发明
国别省市：江苏;32