芯片测试系统、方法、设备及介质技术方案

本发明专利技术公开了一种芯片测试系统、方法、设备及介质，涉及芯片测试验证技术领域，解决了芯片测试不能全面覆盖的技术问题，其技术方案要点是该系统包括第一多路选择器、至少一个第三多路选择器、控制器和至少三个验证设备，通过多路选择器的设置，使得被测芯片的测试可重构，且能够100％覆盖各种IO复用功能的测试，提高了芯片测试的效率、实现全天候测试、能够及早发现芯片的问题、缩短芯片开发周期以及提高芯片最终出货的可靠性。

【技术实现步骤摘要】
芯片测试系统、方法、设备及介质
本公开涉及芯片测试验证
，尤其涉及一种芯片测试系统、方法、设备及介质。
技术介绍
在半导体芯片领域，半导体集成电路越来越复杂，IO复用功能越来越多，如何提高验证芯片IO复用功能的覆盖率、效率以及可靠性，毫无疑问都具有重大的现实意义和理论价值。目前该领域还处于初级阶段，考虑到IO复用功能以及性能测试的复杂性，现有测试方法为手工或者半自动化的测试方法，手工方法是将IO接出来，使用单个的只有一级结构的方法或者通过跳线冒连接各个IO复用功能；半自动化测试方法则是通过拨码开关手工切换各种IO复用功能。但手工方法和半自动化测试方法基本上不会验证全部的IO复用功能，测试覆盖率很低，并且消耗大量的人力，容易造成误拨。如何完全覆盖芯片各种功能和性能测试以提高芯片在各种应用场合的可靠性，
技术实现思路
本公开提供了一种芯片测试系统、方法、设备及介质，其技术目的是：100％覆盖芯片全部功能和性能测试，提高测试效率、实现远程全天候测试、及早发现芯片问题、缩短芯片开发周期以及提高芯片在各种应用场合的可靠性。本公开的上述技术目的是通过以下技术方案得以实现的：一种芯片测试系统，包括：第一多路选择器，包括第一输入端、第一输出端、第一使能端和第一信号选择端；至少一个第三多路选择器，每个所述第三多路选择器都包括第三输入端、第三输出端、第三使能端和第三信号选择端；控制器，与所述第一使能端、第一信号选择端、第三使能端和第三信号选择端均连接；至少三个验证设备，每个所述验证设备与所述第三输出端或所述第一输出端连接；其中，所述第一输入端与被测芯片连接，所述第一输出端与所述第三输入端连接。进一步地，所述第三多路选择器的数量大于1时，每个所述验证设备仅与所述第三输出端连接。进一步地，该系统还包括至少一个第二多路选择器，所述第二多路选择器设在所述第一多路选择器和所述第三多路选择器的中间，所述第二多路选择器包括第二输入端、第二输出端、第二使能端和第二信号选择端，所述第二使能端和第二信号选择端均与所述控制器连接，所述第一输出端与相邻的所述第二输入端连接，所述第三输入端与相邻的所述第二输出端连接。进一步地，若所述第一输出端仅与相邻的所述第二输入端连接，则所述第二多路选择器的数量为2的倍数，且与所述第三多路选择器相邻的第二多路选择器的第二输出端还与所述验证设备连接。进一步地，当所述第二多路选择器的数量大于2时，则相邻第二多路选择器的第二输出端和第二输入端连接。进一步地，若所述第一输出端还与所述验证设备连接，则所述第二多路选择器的数量为正整数，且每个所述第二多路选择器的第二输出端都连接有一个所述验证设备。进一步地，当所述第二多路选择器的数量大于1时，相邻的所述第二多路选择器的第二输出端和第二输入端连接。一种芯片测试方法，该方法通过上述权利要求中任一所述的芯片测试系统实施芯片测试。一种计算机设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现如上所述的芯片测试方法。一种计算机介质，所述计算机介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的芯片测试方法。本公开的有益效果在于：本公开所述的芯片测试系统、方法、设备及介质，该系统包括第一多路选择器、至少一个第三多路选择器、控制器和至少三个验证设备，通过多路选择器的设置，使得被测芯片的测试可重构，且能够100％覆盖各种IO复用功能的测试，提高了芯片测试的效率、实现全天候测试、能够及早发现芯片的问题、缩短芯片开发周期以及提高芯片最终出货的可靠性。附图说明图1为本公开系统示意图；图2为本公开实施例一示意图；图3为本公开实施例二示意图；图4为本公开实施例三示意图；图5为本公开实施例四示意图；图6为本公开实施例五示意图；图7为本公开具体测试过程的流程图。具体实施方式下面将结合附图对本公开技术方案进行详细说明。在本公开地描述中，需要理解地是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少两个该特征。一般而言，每个多路选择器的输入端口和输出端口都不止一个，在本公开中，不具体考虑输入端口和输出端口的具体数量，而是将其作为一个整体来描述，即每个多路选择器都包括输入端和输出端，但端口的具体数量可以实际芯片测试中需求而定。例如，若将输出端的每个端口分开考虑，那么每个输出端口要么和下一个多路选择器的输入端口连接，要么和验证设备连接；将输出端作为整体考虑的话，就存在两种情况，一是输出端与下一个多路选择器的输入端连接，二是输出端与下一个多路选择器的输入端和验证设备都连接。另外，本公开所述的第一多路选择器的第一输入端直接与被测芯片连接，第三多路选择器则在该系统的最末端，这里的最末端表示的是多路选择器的逻辑位置；且第三多路选择器的第三输出端只输出到验证设备，而第二多路选择器则设在第一多路选择器和第三多路选择器的中间。术语“中间”、“相邻”、“最末端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制，本公开中所述的位置关系实际为各部件之间的逻辑位置关系。在以下描述及附图中，IO组表示一些IO根据功能划分组成一组，每个IO组的IO数量不等；IOALT表示IO复用功能；IOALT(n)表示第n个IO的复用功能；IOALT(1,2,3,4)表示第1,2,3,4个IO放在一起复用的功能，后一级会具体再分。多路选择器的输入信号可以用电子开关选择从哪一路输出，H表示高电平，L表示低电平，X表示可以任意选择高电平或低电平。本公开所述的芯片测试系统包括，第一多路选择器、至少一个第三多路选择器、控制器和至少三个验证设备；第一多路选择器包括第一输入端、第一输出端、第一使能端和第一信号选择端；每个第三多路选择器都包括第三输入端、第三输出端、第三使能端和第三信号选择端；控制器与第一使能端、第一信号选择端、第三使能端和第三信号选择端均连接；每个验证设备与第三输出端或第一输出端连接；第一输入端与被测芯片连接，第一输出端与第三输入端连接，如图1所示。作为具体实施例地，上位机通过串口或USB发送命令给控制器，控制器通过串口或USB让被测芯片(例如SOC)开机，开机后上位机发送需要测试的IO组命令给控制器，控制器发送相应的命令给被测芯片，被测芯片选择响应的IO复用功能，控制器同时使能相应需要打开的高性能电子多路选择器以及选择需要测试的IO复用功能通路，通路直接连接到相关的验证设备，实现了IO复用功能与对应验证设备的自动连接。具体测试过程如图7所示，包本文档来自技高网...

【技术保护点】
1.一种芯片测试系统，其特征在于，包括：/n第一多路选择器，包括第一输入端、第一输出端、第一使能端和第一信号选择端；/n至少一个第三多路选择器，每个所述第三多路选择器都包括第三输入端、第三输出端、第三使能端和第三信号选择端；/n控制器，与所述第一使能端、第一信号选择端、第三使能端和第三信号选择端均连接；/n至少三个验证设备，每个所述验证设备与所述第三输出端或所述第一输出端连接；/n其中，所述第一输入端与被测芯片连接，所述第一输出端与所述第三输入端连接。/n

【技术特征摘要】
1.一种芯片测试系统，其特征在于，包括：
第一多路选择器，包括第一输入端、第一输出端、第一使能端和第一信号选择端；
至少一个第三多路选择器，每个所述第三多路选择器都包括第三输入端、第三输出端、第三使能端和第三信号选择端；
控制器，与所述第一使能端、第一信号选择端、第三使能端和第三信号选择端均连接；
至少三个验证设备，每个所述验证设备与所述第三输出端或所述第一输出端连接；
其中，所述第一输入端与被测芯片连接，所述第一输出端与所述第三输入端连接。


2.如权利要求1所述的芯片测试系统，其特征在于，所述第三多路选择器的数量大于1时，每个所述验证设备仅与所述第三输出端连接。


3.如权利要求2所述的芯片测试系统，其特征在于，该系统还包括至少一个第二多路选择器，所述第二多路选择器设在所述第一多路选择器和所述第三多路选择器的中间，所述第二多路选择器包括第二输入端、第二输出端、第二使能端和第二信号选择端，所述第二使能端和第二信号选择端均与所述控制器连接，所述第一输出端与相邻的所述第二输入端连接，所述第三输入端与相邻的所述第二输出端连接。


4.如权利要求3所述的芯片测试系统，其特征在于，若所述第一输出端仅与相邻的所述第二输入端...

【专利技术属性】
技术研发人员：刘克彬，周晓俊，樊崇斌，
申请(专利权)人：上海励驰半导体有限公司，
类型：发明
国别省市：上海;31