使用单一视频处理路径处理多视频的视频处理电路及方法技术

本发明专利技术涉及使用单一视频处理路径处理多视频的视频处理电路及方法。一种视频处理方法，用于一视频处理电路，包含接收对应一第一像素率的一第一视频源和对应一第二像素率的一第二视频源，其中一视频处理路径的一处理数据率大于或等于该第一像素率和该第二像素率的总和；以及使用该处理数据率，依序对对应相同显示时间的该第一视频源的一第一影像和该第二视频源的一第二影像，进行一图像处理，以产生一第一处理影像和一第二处理影像。

【技术实现步骤摘要】
使用单一视频处理路径处理多视频的视频处理电路及方法
本专利技术是涉及一种视频处理电路及相关方法，尤其涉及一种使用单一视频处理路径来处理多个视频的视频处理电路及相关方法。
技术介绍
对于可同时显示多个不同视频(videos)的显示器来说，通常需设置多个视频处理电路来平行地进行多个图像处理，例如图像质量(picturequality)、放大缩小(scaling)、色域转换(Gamutconversion)、去交织(de-interlace)等。例如，提供子母画面显示功能的显示器需设置多个视频处理电路来进行对应的图像处理，让显示器可呈现相同图像质量的子母画面。然而，为了节省视频处理电路面积来降低成本，如何使用单一视频处理电路来进行多个视频处理，已成为业界的新兴目标。
技术实现思路
因此，本专利技术的主要目的即在于提供一种使用单一视频处理路径来处理多个视频的视频处理电路及相关方法。本专利技术揭露一种视频处理方法，用于一视频处理电路，包含接收对应一第一像素率的一第一视频源和对应一第二像素率的一第二视频源，其中一视频处理路径的一处理数据率大于或等于该第一像素率和该第二像素率的总和；以及使用该处理数据率，依序对对应相同显示时间的该第一视频源的一第一影像和该第二视频源的一第二影像，进行一图像处理，以产生一第一处理影像和一第二处理影像。本专利技术另揭露一种视频处理电路，包含一第一记忆存取单元，用来读取对应一第一像素率的一第一视频源和对应一第二像素率的一第二视频源，其中该视频处理电路的一视频处理路径的一处理数据率大于或等于该第一像素率和该第二像素率的总和；以及一图像处理单元，耦接于该第一记忆存取单元，使用该处理数据率依序对对应相同显示时间的该第一视频源的一第一影像和该第二视频源的一第二影像，进行一图像处理，以产生一第一处理影像和一第二处理影像。附图说明图1为本专利技术实施例一电子装置的功能方框图。图2为本专利技术实施例一视频处理电路以及一记忆单元的功能方框图。图3为本专利技术实施例一原始时序的示意图。图4为本专利技术实施例一分享时序的示意图。图5为本专利技术实施例一迭加时序的示意图。图6为本专利技术实施例一视频处理流程的流程图。具体实施方式图1为本专利技术实施例一电子装置1的功能方框图。电子装置1可以是一电视机顶盒组(televisionandset-topboxset)或一计算机装置，并包含一主机10、一视频处理电路12以及一显示面板14。主机10用来传送多个视频源V1、V2到视频处理电路12，例如适用于高画质多媒体接口(HighDefinitionMultimediaInterface，简称HDMI)的视频源。视频处理电路12耦接于主机10和显示面板14，用来对多个视频源V1、V2进行视频处理，以产生一迭加视频OV12到显示面板14。显示面板14用来同时显示迭加视频OV12，例如子母画面或包含多个分割画面的画面等。图2为本专利技术实施例一视频处理电路12以及一内存单元100的功能方框图。电子装置1还包含内存单元100，并耦接于视频处理电路12。视频处理电路12包含一第一直接内存存取单元(directmemoryaccess，DMA)120、一第一时序产生单元121、一先进先出(first-in-first-out，FIFO)单元122、一图像处理单元123、一影像设定单元124、一第二直接内存存取单元125、一第二时序产生单元126以及一图像迭加单元127。在另一实施例中，内存单元100是整合于视频处理电路12。此外，第一直接内存存取单元120、第二直接内存存取单元125可依需求替换为其他种类的内存存取单元，例如：内存管理单元(memorymanagementunit，MMU)、输入输出内存管理单元(input–outputmemorymanagementunit、IOMMU)，本专利技术不限于此。内存单元100可以是但不限于一双倍数据率同步动态随机存取内存(英语：DoubleDataRateSynchronousDynamicRandomAccessMemory，简称DDRSDRAM)，用来储存通过视频处理电路12所接收的多个视频源V1、V2。第一时序产生单元121耦接于第一直接内存存取单元120、先进先出单元122和图像处理单元123，用来产生一第一同步信号VS1到第一直接内存存取单元120和先进先出单元122，以及产生一第二同步信号VS2到图像处理单元123。第一直接内存存取单元120耦接于记忆单元100、第一时序产生单元121和先进先出单元122，用来根据第一同步信号VS1，从记忆单元100读取多个视频源V1、V2到先进先出单元122。图3为本专利技术实施例一原始时序(originaltiming)的示意图。视频源V1至少包含多个影像A1、A2、A3，而视频源V2至少包含多个影像B1、B2、B3。例如，第一直接内存存取单元120可根据第一次收到的第一同步信号VS1，读取影像A1和B1；再根据第二次收到的第一同步信号VS1，读取影像A2和B2，以此类推。先进先出单元122耦接于图像处理单元123，用来根据第一同步信号VS1，将第一直接内存存取单元120读取到的影像A1、B1、A2、B2、A3、B3依序输出到图像处理单元123。在本专利技术另一实施例中，先进先出单元122是整合于第一直接内存存取单元120。图像处理单元123耦接于第一时序产生单元121、先进先出单元122、影像设定单元124和第二直接内存存取单元125，用来根据第二同步信号VS2、一第一设定(configuration)CFG1和一第二设定CFG2，依序处理影像A1、B1、A2、B2、A3、B3，以产生输出视频OV1、OV2。影像设定单元124用来产生第一设定CFG1和第二设定CFG2到图像处理单元123。图4为本专利技术实施例一分享时序(timesharing)的示意图。例如，图像处理单元123可在第一次收到第二同步信号VS2时，根据第一设定CFG1来处理影像A1；在第二次收到第二同步信号VS2时，根据第二设定CFG2来处理影像B1；在第三次收到第二同步信号VS2时，根据第一设定CFG1来处理影像A2；在第四次收到第二同步信号VS2时，根据第二设定CFG2来处理影像B2，以此类推。在一实施例中，图像处理单元123可用来进行图像质量、放大缩小、色域转换和去交织等图像处理，但不限于此。第二直接内存存取单元125耦接于内存单元100、图像处理单元123、第二时序产生单元126、第二时序产生单元126和图像迭加单元127，用来将图像处理单元123的处理结果(即输出视频OV1、OV2)储存到内存单元100，以及根据第一同步信号VS1，从内存单元100读取输出视频OV1、OV2到图像迭加单元127。图像迭加(picture-in-picture，简称PIP)单元127耦接于第二直接内存存取单元125和第二时序产生单元126，用来根据第一同步信号VS1和一权重WET，迭加输出视频OV本文档来自技高网...

【技术保护点】
1.一种视频处理方法，用于一视频处理电路，包含：/n接收对应一第一像素率的一第一视频源和对应一第二像素率的一第二视频源，其中一视频处理路径的一处理数据率大于或等于该第一像素率和该第二像素率的总和；以及/n使用该处理数据率，依序对对应相同显示时间的该第一视频源的一第一影像和该第二视频源的一第二影像，进行一图像处理，以产生一第一处理影像和一第二处理影像。/n

【技术特征摘要】
1.一种视频处理方法，用于一视频处理电路，包含：
接收对应一第一像素率的一第一视频源和对应一第二像素率的一第二视频源，其中一视频处理路径的一处理数据率大于或等于该第一像素率和该第二像素率的总和；以及
使用该处理数据率，依序对对应相同显示时间的该第一视频源的一第一影像和该第二视频源的一第二影像，进行一图像处理，以产生一第一处理影像和一第二处理影像。


2.根据权利要求1所述的视频处理方法，还包含：
依序储存该第一处理影像和该第二处理影像；
以及
根据一权重，迭加对应相同显示时间的该第一处理影像和该第二处理影像，以产生一迭加视频。


3.根据权利要求1所述的视频处理方法，还包含：
减小对应相同显示时间的该第一影像的帧分辨率和该第二影像的帧分辨率，以进行该图像处理。


4.根据权利要求1所述的视频处理方法，其中该图像处理包含一图像质量、一放大缩小、一色域转换以及一去交织中的至少一者。


5.根据权利要求1所述的视频处理方法，其还包含：
在第一次收到一同步信号时，根据一第一设定，对该第一影像进行该图像处理，以产生该第一处理影像；以及
在第二次收到该同步信号时，根据一第二设定，对该第二影像进行该图像处理，以产生该第二处理影像。


6.一种视频处理电路，包含：
一第一内存存取单元，用来读取对应一第一像素率的一第一视频源和对应一第二像素率的一第二视频源，其中该视频处理...

【专利技术属性】
技术研发人员：吴柏贤，林裕彬，林天鸿，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71