一种基于三维电容电感的通用基板及制备方法技术

本发明专利技术属于半导体封装技术领域，具体为一种基于三维电容电感的通用基板及制备方法。本发明专利技术的通用基板，具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节。由于，电容电感的电极是分开制备的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局。本发明专利技术提供的带有无源器件的通用型基板，不需要每种系统集成时都单独设计基板和无源器件。此外，此种基板有效增大集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中TSV的功能密度，提高系统集成中硅的利用率。与其他有机PCB板上的离散电容电感相比，集成度大大提高。

【技术实现步骤摘要】
一种基于三维电容电感的通用基板及制备方法
本专利技术属于半导体封装
，具体涉及一种基于三维电容电感的通用基板及制备方法。
技术介绍
随着智能时代的来临，人们对于集成电路的集成度需求不断提高，但器件的特征尺寸已经接近物理极限。为进一步提高性能和集成度，一些研究人员将芯片在三维方向上进行系统集成就能极大地提高芯片的功能密度。但是三维系统集成对于基板要求却比普通封装的基板要求高很多，因为随着系统集成中芯片密度提高，信号耦合变得异常严重，所需要的去耦电容和电感也越来越多。仅仅依靠PCB板上的离散电容电感无法满足芯片集成中的要求，原因是电容电感数值太小、数量太多且距离芯片有源区域较远。因此，具有较高电容电感值的基板（转接板）可以极大提高集成度、降低电容电感数量，同时通过基板的埋置有源元件技术、窄节距无凸点键合等方法可以将无源网络直接布置在有源元件的附近或者正下方，很好地弥补PCB板上无源网络的弱势，对于三维集成具有非常重要的意义。目前三维系统集成所需的封装基板，都是根据需求单独定制，不但价格高，设计和制作周期也较长，因此带有三维电容电感的通用基板是非常有研究和商业前景的。
技术实现思路
本专利技术的目的在于提供一种TSV功能密度大、系统集成度高的基于三维电容电感的通用基板及其制备方法。本专利技术提供的基于三维电容电感的通用基板，基板上具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节，所述三维电容电感的电极是分开的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局，其中，所述三维电容电感包括：衬底，形成有硅通孔；三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；其中，所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。本专利技术的通用基板中，优选为，所述第二绝缘层为高K介质材料。本专利技术的通用基板中，优选为，所述第一金属层、所述第二金属层为Cu、TiN或Cr。本专利技术的通用基板中，优选为，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。本专利技术的通用基板中，优选为，所述第一绝缘层、所述第三绝缘层为氧化硅、氮化硅。本专利技术还提供基于三维电容电感的通用基板制备方法，包括以下步骤：在衬底上刻蚀形成盲孔；在所述盲孔中及衬底表面形成第一绝缘层；在所述第一绝缘层上形成三维电容的各层，包括依次沉积第一金属层、第二绝缘层和第二金属层，并光刻及刻蚀去除多余的第二绝缘层和第二金属层，使部分第一金属层表面露出，然后光刻刻蚀去除多余的第一金属层，使部分第一绝缘层表面露出；形成第三绝缘层，使其覆盖所述第二金属层、所述第一金属层和所述第一绝缘层；电镀金属，并化学机械抛光和干法刻蚀去除多余金属，仅保留所述盲孔内的中心填充金属，作为三维电感的一部分；在所述第一金属层和所述第二金属层上分别开窗，制作测试或连接焊盘；在所述盲孔的中心填充金属表面制作三维电感的测试或连接焊盘；临时键合保护衬底正面图形，对衬底背部进行机械研磨、抛光和干法刻蚀露出背部硅通孔，并干法刻蚀去除硅通孔底部的部分所述第一绝缘层、所述第一金属层、所述第二绝缘层和所述第二金属层，直至露出中心填充金属；进行背部绝缘并光刻刻蚀开窗，再沉积厚金属及刻蚀形成互连，形成三维电感的平面厚金属再布线部分；去除临时键合，获得基于三维电容电感的通用基板。本专利技术制备方法中，优选为，所述第二绝缘层为高K介质材料。本专利技术制备方法中，优选为，所述第一金属层、所述第二金属层为Cu、TiN或Cr。本专利技术制备方法中，优选为，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。本专利技术制备方法中，优选为，所述中心填充金属为Cu、W。本专利技术提供带有无源器件的通用型基板，不需要每种系统集成时都单独设计基板和无源器件。此外，此种基板有效增大集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中TSV的功能密度，提高系统集成中硅的利用率。与其他有机PCB板上的离散电容电感相比，集成度大大提高。附图说明图1是本专利技术的基于三维电容电感的通用基板制备方法的流程图。图2~14示出了基于三维电容电感的通用基板各步骤的结构示意图。图15~图16是基于三维电容电感的通用基板的两种三维电容电感单元布线的示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。本专利技术的基于三维电容电感的通用基板具有同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节。由于电容电感的电极是分开的，因此，可以通过引线键合或再布线对基板的电容电感进行串联或并联，获得不同电感和电容布局。以下结合附图1~14，以在高阻硅衬底上制备基于三维电容电感的通用基板的方法为实施例，对本专利技术的技术方案做进一步的说明。图1是基于三维电容电感的通用基板制备方法的流程图，图2~14示出了基于三维电容电感的通用基板各步骤的结构示意图。步骤S1，在衬底上刻蚀形成盲孔。具体而言，选用高阻硅作为衬底200，在其上采用标准光学光刻工艺，曝光出图形，作为光刻原始对准图形。薄胶光刻制作出硅通孔图形，用深硅刻蚀方法刻蚀出厚度为200微米、直径为50微米的盲孔201，所得结构如图2所示。步骤S2，在上述结构上，采用热氧化的方法形成二氧化硅作为第一绝缘层202，所得结构如图3所示。二氧化硅的厚度优选为500nm，较厚的绝缘层能够有效降低衬底带来的电容和电感。然后，采用化学气相沉积（PECVD）方法沉积200nm的氮化硅，用以消除二氧化硅的应力，当然也可以采用其他消除应力的本文档来自技高网...

【技术保护点】
1.一种基于三维电容电感的通用基板，其特征在于，具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节；所述三维电容电感的电极是分开的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局，其中：/n所述三维电容电感包括：衬底，形成有硅通孔；/n三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；/n三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；/n所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。/n

【技术特征摘要】
1.一种基于三维电容电感的通用基板，其特征在于，具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节；所述三维电容电感的电极是分开的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局，其中：
所述三维电容电感包括：衬底，形成有硅通孔；
三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；
三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；
所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。


2.根据权利要求1所述的基于三维电容电感的通用基板，其特征在于，所述第二绝缘层为高K介质材料。


3.根据权利要求1所述的基于三维电容电感的通用基板，其特征在于，所述第一金属层、所述第二金属层为Cu、TiN或Cr。


4.根据权利要求1所述的基于三维电容电感的通用基板，其特征在于，所述衬底为高阻硅、玻璃、BT树脂或柔性基板。


5.根据权利要求1所述的基于三维电容电感的通用基板，其特征在于，所述第一绝缘层、所述第三绝缘层为氧化硅或氮化硅。


6.一种基于三维电容电感的通用基板制备方法，其特征在于，具体步骤为：
在衬底上刻蚀形成盲孔；
在所述盲孔中及衬底表面形成第一绝缘层；
在所述第一绝缘层上形成三维电容的各层，包括依次沉积第一金属层、第二绝缘层和第二金属层，并光刻及刻蚀去...

【专利技术属性】
技术研发人员：张卫，刘子玉，陈琳，孙清清，
申请(专利权)人：复旦大学，上海集成电路制造创新中心有限公司，
类型：发明
国别省市：上海;31