集成电路芯片及用于集成电路芯片的组态调整方法技术

一种集成电路芯片及用于集成电路芯片的组态调整方法，所述集成电路芯片包括核心电路、第一接合垫、第一开关电路、第二组态电阻、控制电路及存储单元。第一接合垫通过第一节点耦接第一外部参考电压，其中第一节点通过接合线或第一组态电阻连接于第一外部参考电压。第一开关电路耦接于第一内部参考电压及第一节点之间。第二组态电阻连接于第一内部参考电压及第一开关电路之间或第一开关电路及第一节点之间。在第一模式下，控制电路经配置控制第一开关电路导通，并将第一接合垫的组态状态写入存储单元，在第二模式下，控制电路控制第一开关电路关断。

【技术实现步骤摘要】
集成电路芯片及用于集成电路芯片的组态调整方法
本专利技术涉及一种集成电路芯片及用于集成电路芯片的组态调整方法，特别是涉及一种可节省功耗的集成电路芯片及用于集成电路芯片的组态调整方法。
技术介绍
集成电路芯片经常使用输入/输出接垫进行芯片组态(chipconfiguration)，例如，若要配置为0，可在封装内部将打线选择接垫(bondingoptionpad)通过接合线(bondingwire)连接于接地端，若要配置为1，则可在封装内部将打线选择接垫经由通过接合线连接于芯片内电源，如此，即可将集成电路芯片配置为不同组态。一般而言，在封装内部要将输入/输出接垫连接到芯片内电源(如VDD端)或接地端(GND端)较不容易，因此常会在打线选择接垫内部通过内建电阻将电压位准拉到高电位或低电位。当打线选择设定与内部拉到高电位或低电位方向不同时，便可将输入/输出接垫经由接合线接到电源端或接地端。当打线选择设定与内部拉到高电位或低电位方向相同时，则直接不连接(non-connection)即可。如此，有助于克服上述封装内部限制实现打线选择的需求。然而，其缺点在于当打线选择设定与输入/输出接垫内部拉到高电位或低电位方向不同时，将形成一直流漏电路径，导致集成电路芯片功耗增加。另一方面，集成电路芯片也经常使用硬件捆扎(hardwarestrapping)进行芯片组态。若要配置为0，便可在印刷电路板上将引脚通过电阻接到接地端。若要配置为1，则在印刷电路板上将引脚通过电阻接到电源端。如此，可将集成电路芯片设为不同组态。在特定情况下，为节省印刷电路板上电阻的使用，会将输入/输出接垫从内部通过内建电阻将电压位准拉到高电位或低电位。当硬件捆扎设定与内部拉到高电位或低电位方向不同时，便可经由印刷电路板上的电阻接到电源端或接地端。当硬件捆扎设定与内部拉到高电位或低电位方向相同时则直接不连接(non-connection)即可。如此，当硬件捆扎设定与输入/输出接垫内部拉到高电位或低电位方向相同时，便可节省印刷电路板上电阻的使用。然而，其缺点在于，当硬件捆扎设定与输入/输出接垫内部拉到高电位或低电位方向不同时，便将形成一直流漏电路径，导致集成电路芯片功耗增加。故，如何通过电路设计的改良，来避免直流漏电路径并节省集成电路功耗，已成为该项事业所欲解决的重要课题之一。
技术实现思路
本专利技术所要解决的技术问题在于，针对现有技术的不足提供一种节省功耗的集成电路芯片及用于集成电路芯片的组态调整方法。为了解决上述的技术问题，本专利技术所采用的其中一技术方案是，提供一种集成电路芯片，其包括核心电路、第一接合垫、第一开关电路、第二组态电阻、控制电路及存储单元。第一接合垫连接核心电路，且通过一第一节点耦接一第一外部参考电压，其中第一节点通过一接合线或第一组态电阻连接于第一外部参考电压。第一开关电路耦接于第一内部参考电压及第一节点之间。第二组态电阻连接于第一内部参考电压及第一开关电路之间或第一开关电路及第一节点之间。控制电路，经配置以输出第一控制信号以控制第一开关电路的导通状态。存储单元连接于控制电路，用于存储第一接合垫的组态状态。其中，在第一模式下，控制电路经配置控制第一开关电路导通，并将第一接合垫的组态状态写入存储单元，其中，在一第二模式下，控制电路控制第一开关电路关断。本专利技术的其中一有益效果在于，本专利技术所提供的集成电路芯片及用于集成电路芯片的组态调整方法，其能通过将打线选择设定或硬件捆扎设定的输入/输出接垫的数值存储到存储单元中，即使打线选择设定或硬件捆扎设定与输入/输出接垫内部的电位高低方向不同时，也可在大部分运行状态下避免直流漏电路径并节省集成电路芯片功耗。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本专利技术加以限制。附图说明图1为本专利技术第一实施例的集成电路芯片的电路布局图。图2为本专利技术第一实施例的用于集成电路芯片的调整组态方法的流程图。图3为本专利技术第二实施例的集成电路芯片的电路布局图。图4为本专利技术第二实施例的用于集成电路芯片的调整组态方法的流程图。图5为本专利技术第三实施例的集成电路芯片的电路布局图。图6为本专利技术第三实施例的用于集成电路芯片的调整组态方法的流程图。符号说明集成电路芯片：1核心电路：100控制电路：102存储单元：104第一控制信号：Cont1第二控制信号：Cont2第一节点：N1第二节点：N2第一接合垫：PAD1第二接合垫：PAD2封装壳体：PAK印刷电路板：PCB第一开关电路：S1第二开关电路：S2第一组态电阻：R1第二组态电阻：R2第三组态电阻：R3第四组态电阻：R4第一内部参考电压：Viref1、Viref1’第二内部参考电压：Viref2第一外部参考电压：Voref1、Voref1’第二外部参考电压：Voref2具体实施方式以下是通过特定的具体实施例来说明本专利技术所公开有关“集成电路芯片及用于集成电路芯片的组态调整方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本专利技术的优点与效果。本专利技术可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本专利技术的构思下进行各种修改与变更。另外事先声明，本专利技术的附图仅为简单示意说明，并非依实际尺寸的描绘。以下的实施方式将进一步详细说明本专利技术的相关
技术实现思路
，但所公开的内容并非用以限制本专利技术的保护范围。应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件或者信号，但这些元件或者信号不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。[第一实施例]参阅图1所示，其为本专利技术第一实施例的集成电路芯片的电路布局图。如图所示，本专利技术第一实施例提供一种集成电路芯片1，其包括核心电路100、第一接合垫PAD1、第一开关电路S1、第二组态电阻R2、控制电路102及存储单元104。在此，核心电路100是指用来提供该集成电路芯片的主要核心功能的电路部分，一般来说，核心电路100会具有一个或多个信号输入/输出端信号。第一接合垫PAD1连接核心电路100，且通过第一节点N1耦接第一外部参考电压Voref1，其中，第一节点N1通过接合线或第一组态电阻R1连接于第一外部参考电压Voref1。第一开关电路S1耦接于第一内部参考电压Viref1及第一节点N1之间。第二组态电阻R2可设置于第一节点N1至第一内部参考电压Viref1的电路路径上，例如，第二组态电阻R2可连接于第一内部参考电压Viref1及第一开关电本文档来自技高网...

【技术保护点】
1.一种集成电路芯片，其包括：/n一核心电路；/n一第一接合垫，连接该核心电路，且通过一第一节点耦接一第一外部参考电压，其中该第一节点通过一接合线或一第一组态电阻连接于该第一外部参考电压；/n一第一开关电路，耦接于一第一内部参考电压及该第一节点之间；/n一第二组态电阻，连接于该第一内部参考电压及该第一开关电路之间或该第一开关电路及该第一节点之间；/n一控制电路，经配置以输出一第一控制信号以控制该第一开关电路的导通状态；/n一存储单元，连接于该控制电路，用于存储该第一接合垫的一组态状态；/n其中，在一第一模式下，该控制电路经配置控制该第一开关电路导通，并将该第一接合垫的该组态状态写入该存储单元，/n其中，在一第二模式下，该控制电路控制该第一开关电路关断。/n

【技术特征摘要】
1.一种集成电路芯片，其包括：
一核心电路；
一第一接合垫，连接该核心电路，且通过一第一节点耦接一第一外部参考电压，其中该第一节点通过一接合线或一第一组态电阻连接于该第一外部参考电压；
一第一开关电路，耦接于一第一内部参考电压及该第一节点之间；
一第二组态电阻，连接于该第一内部参考电压及该第一开关电路之间或该第一开关电路及该第一节点之间；
一控制电路，经配置以输出一第一控制信号以控制该第一开关电路的导通状态；
一存储单元，连接于该控制电路，用于存储该第一接合垫的一组态状态；
其中，在一第一模式下，该控制电路经配置控制该第一开关电路导通，并将该第一接合垫的该组态状态写入该存储单元，
其中，在一第二模式下，该控制电路控制该第一开关电路关断。


2.如权利要求1所述的集成电路芯片，其中在该第一模式下，该控制电路控制该第一开关电路导通后，还经配置以在经过一延迟时间后，将该第一接合垫的该组态状态写入该存储单元。


3.如权利要求1所述的集成电路芯片，其中该集成电路芯片设置在一封装壳体内，且该接合线或该第一组态电阻及该第一外部参考电压在该封装壳体内。


4.如权利要求3所述的集成电路芯片，其中该第一接合垫预设为一输入引脚。


5.如权利要求1所述的集成电路芯片，其中该集成电路芯片设置在一封装壳体内，且该封装壳体、该第一组态电阻及该第一外部参考电压在一印刷电路板上。


6.如权利要求5所述的集成电路芯片，其中该第一接合垫预设为一输出引脚，该核心电路经配置以将该第一接合垫设置为一输入引脚，再进入该第一模式及该第二模式，直到该第一接合垫的该组态状态写入该存储单元后，该核心电路经配置以将该第一接合垫设置为该输出引脚。


7.如权利要求1所述的集成电路芯片，其中该第一内部参考电压的电位高于第一外部参考电压的电位，且该第二...

【专利技术属性】
技术研发人员：林俊昌，王庆光，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71