通过请求来日志记录对更高级别的缓存的缓存流入量制造技术

基于上层缓存层的跟踪日志记录，确定下层缓存层如何记录流入量。第二缓存从下层第一缓存接收引用存储器地址的日志记录请求。第二缓存确定它是否具有针对存储器地址的缓存行。当存在缓存行时，第二缓存将请求转发到下一日志记录缓存层，或者如果第二缓存是最外面的日志记录层，则使缓存行被日志记录。当不存在缓存行时，当缓存行不被第二缓存确定为被日志记录，或者当缓存行被第二缓存确定为被日志记录但未确定第一缓存是否知道第二缓存中缓存行的当前值时，第二缓存使缓存行被日志记录。

【技术实现步骤摘要】
【国外来华专利技术】通过请求来日志记录对更高级别的缓存的缓存流入量
技术介绍
当在软件应用的开发期间编写代码时，开发人员通常花费大量时间来“调试”代码以查找运行时和其他源代码错误。这样做时，开发人员可以采用几种方法来重现和定位源代码缺陷(bug)，例如，基于不同的输入来观察程序的行为、插入调试代码(例如，打印变量值、跟踪执行分支等)、临时删除代码部分等。跟踪运行时错误以查明代码错误可能会占用应用开发时间的很大一部分。为了协助开发人员进行代码调试过程，许多类型的调试应用(“调试器”)已经被开发。这些工具向开发人员提供了跟踪(trace)计算机代码的执行、将其可视化和对其进行改变的能力。例如，调试器可以将代码指令的执行可视化、可以在代码执行期间的不同时间呈现代码变量值、可以使得开发人员能够改变代码执行路径、和/或可以使得开发人员能够在感兴趣的代码元素上设置“断点”和/或“观察点”(“断点”和/或“观察点”在执行期间被到达时，使得将代码的执行被暂停)等。新兴的调试应用形式实现了“时间旅行(timetravel)”、“反向”或“历史”调试。通过“时间旅行”调试，程序(例如，诸如线程的可本文档来自技高网...

【技术保护点】
1.一种微处理器，包括：/n多个处理单元；/n被布置到多个缓存层中的多个缓存，所述多个缓存包括第一缓存层内的多个第一缓存和第二缓存层内的一个或多个第二缓存，所述第二缓存层中的特定第二缓存用作针对所述第一缓存层中的至少特定第一缓存的后备存储库；以及/n控制逻辑，将至少所述特定第二缓存配置为执行至少以下：/n从所述特定第一缓存接收参考特定存储器地址的日志记录请求；以及/n基于所述请求，确定所述特定第二缓存中是否存在与所述存储器地址相对应的缓存行，并且/n当所述特定第二缓存中不存在所述缓存行时，执行以下中的一项：/n当不存在参与日志记录并且充当针对至少所述特定第二缓存的后备存储库的第三缓存时，使所述...

【技术特征摘要】
【国外来华专利技术】20180223 US 15/904,072;20180406 US 15/947,6991.一种微处理器，包括：
多个处理单元；
被布置到多个缓存层中的多个缓存，所述多个缓存包括第一缓存层内的多个第一缓存和第二缓存层内的一个或多个第二缓存，所述第二缓存层中的特定第二缓存用作针对所述第一缓存层中的至少特定第一缓存的后备存储库；以及
控制逻辑，将至少所述特定第二缓存配置为执行至少以下：
从所述特定第一缓存接收参考特定存储器地址的日志记录请求；以及
基于所述请求，确定所述特定第二缓存中是否存在与所述存储器地址相对应的缓存行，并且
当所述特定第二缓存中不存在所述缓存行时，执行以下中的一项：
当不存在参与日志记录并且充当针对至少所述特定第二缓存的后备存储库的第三缓存时，使所述缓存行被日志记录；或者
当所述第三缓存确实存在时，将所述请求转发到所述第三缓存；或者
当所述特定第二缓存中存在所述缓存行时，执行以下至少一项：
当(i)所述缓存行未被所述特定第二缓存确定为被日志记录，或(ii)所述缓存行被所述特定第二缓存确定为被日志记录，但所述特定第二缓存尚未确定所述第一缓存知道所述特定第二缓存的所述缓存行中存储的当前值时，使所述缓存行被日志记录；或者
当(i)所述缓存行被所述特定第二缓存确定为被日志记录并且(ii)确定所述第一缓存知道所述特定第二缓存的所述缓存行中存储的所述当前值时，确定所述缓存行不需要被日志记录。


2.根据权利要求1所述的微处理器，其中使所述缓存行被日志记录包括：
将所述缓存行日志记录在跟踪缓冲器内；以及
将所述缓存行标记为被日志记录在所述特定第二缓存内。


3.根据权利要求1所述的微处理器，其中使所述缓存行被日志记录包括以下中的一项：
指令所述第一缓存直接日志记录所述特定存储器地址的值；或者
指令所述第一缓存日志记录对针对所述特定存储器地址的先前日志条目的参考。


4.根据权利要求1所述的微处理器，其中当所述缓存行未被所述特定第二缓存确定为被日志记录时，使所述缓存行被日志记录包括：
确定存在所述第三缓存层，以及
通知所述第三缓存所述缓存行已由所述特定第二缓存按值日志记录。


5.根据权利要求1所述的微处理器，其中所述第一缓存层包括L1缓存层，并且其中所述第二缓存层包括L2缓存层或L3缓存层。


6.根据权利要求1所述的微处理器，所述控制逻辑还将至少所述特定第二缓存配置为：
从所述第一缓存接收消息，所述消息指示所述第一缓存中还与所述存储器地址相对应的另一缓存行被标记为未被日志记录在所述第一缓存内；以及
基于所述消息，将所述缓存行标记为未被日志记录在所述特定第二缓存内。


7.根据权利要求6所述的微处理器，其中基于所述另一缓存行由与所述第一缓存相对应的处理单元在针对所述处理单元禁用日志记录的情况下写入，所述另一缓存行被标记为未被日志记录在所述第一缓存内。


8.根据权利要求1所述的微处理器，所述控制逻辑还将至少所述特定第二缓存配置...

【专利技术属性】
技术研发人员：J·莫拉，H·加布里杰尔斯基，
申请(专利权)人：微软技术许可有限责任公司，
类型：发明
国别省市：美国;US