可编程逻辑器件及其控制方法、控制系统和视频处理器技术方案

本发明专利技术实施例公开了一种可编程逻辑器件控制方法、一种可编程逻辑器件控制系统、一种可编程逻辑器件以及一种视频处理器。所述可编程逻辑器件控制方法包括：配置步骤：运行软核配置代码，通过总线接口向可编程逻辑器件发送配置数据，以由所述可编程逻辑器件解析所述配置数据得到包含硬核地址、寄存器地址和寄存器数据的解析后数据，根据所述硬核地址选择所述寄存器地址和所述寄存器数据进行协议转换后的传输路径，以及通过所述传输路径将进行所述协议转换后的所述寄存器地址和所述寄存器数据发送至具有所述硬核地址的指定硬核以将所述寄存器数据写入具有所述寄存器地址的寄存器中。本发明专利技术实施例可以释放可编程逻辑器件中被软核配置代码占用的RAM空间，节省成本。

【技术实现步骤摘要】
可编程逻辑器件及其控制方法、控制系统和视频处理器
本专利技术涉及器件配置控制及视频处理
，尤其涉及一种可编程逻辑器件控制方法、一种可编程逻辑器件控制系统、一种可编程逻辑器件以及一种视频处理器。
技术介绍
LED显示屏控制卡一般采用可编程逻辑器件进行图像和通信处理。但当视频源的分辨率较高例如为4K×2K@60HZ时，没有图像解码芯片将图像解码成VESA(VideoElectronicsStandardsAssociation)标准格式，因此需要用可编程逻辑器件的硬核进行图像解码。利用可编程逻辑器件的硬核进行图像解码时，还需要软核配置代码对硬核进行寄存器配置、中断处理等。通常软核配置代码位于可编程逻辑器件内部。当可编程逻辑器件内部的RAM足够大或者软核配置代码比较少时，软核配置代码可以在内部RAM中执行。而当内部RAM有限或者软核配置代码比较多时，通常将软核配置代码放在连接可编程逻辑器件的外部存储器中；但此方式较复杂，且软核配置代码还要占用可编程逻辑器件内部RAM，影响用户代码在RAM上的使用。如果RAM不够用，就需要重新选择具有较大RAM的可编程逻辑器件，从而增加了成本。
技术实现思路
本专利技术实施例提供的一种可编程逻辑器件控制方法、一种可编程逻辑器件控制系统、一种可编程逻辑器件以及一种视频处理器，可达到释放可编程逻辑器件中被软核配置代码占用的RAM空间、节省成本的技术效果。一方面，本专利技术实施例提供的一种可编程逻辑器件控制方法，包括：配置步骤：运行软核配置代码，通过总线接口向可编程逻辑器件发送配置数据，以由所述可编程逻辑器件解析所述配置数据得到包含硬核地址、寄存器地址和寄存器数据的解析后数据，根据所述硬核地址选择所述寄存器地址和所述寄存器数据进行协议转换后的传输路径，以及通过所述传输路径将进行所述协议转换后的所述寄存器地址和所述寄存器数据发送至具有所述硬核地址的指定硬核以将所述寄存器数据写入具有所述寄存器地址的寄存器中。在本专利技术的一个实施例中，在所述配置步骤后，所述可编程逻辑器件控制方法还包括：中断响应步骤：通过中断引脚接收到所述可编程逻辑器件输出的中断信号后，读取所述可编程逻辑器件内的目标寄存器以获取产生所述中断信号的目标硬核的硬核地址，根据所述目标硬核的所述硬核地址读取所述目标硬核的中断寄存器判断中断类型，以及根据所述中断类型对所述目标硬核进行寄存器配置以完成中断响应。在本专利技术的一个实施例中，所述配置步骤还包括：通过所述总线接口接收由所述可编程逻辑器件根据所述硬核地址从所述指定硬核的具有所述寄存器地址的所述寄存器中读出并进行协议转换后的数据。另一方面，本专利技术实施例提供的一种可编程逻辑器件控制系统，包括：微处理器，具有总线接口；可编程逻辑器件，连接所述微处理器的所述总线接口；其中，所述微处理器用于运行软核配置代码，并通过所述总线接口向所述可编程逻辑器件发送配置数据；所述可编程逻辑器件用于解析所述配置数据得到包含硬核地址、寄存器地址和寄存器数据的解析后数据，根据所述硬核地址选择所述寄存器地址和所述寄存器数据进行协议转换后的传输路径，以及通过所述传输路径将进行所述协议转换后的所述寄存器地址和所述寄存器数据发送至具有所述硬核地址的指定硬核以将所述寄存器数据写入具有所述寄存器地址的寄存器中。在本专利技术的一个实施例中，所述微处理器还具有中断引脚，所述可编程逻辑器件还连接所述中断引脚；以及所述微处理器还用于通过所述中断引脚接收到所述可编程逻辑器件输出的中断信号后，读取所述可编程逻辑器件内的目标寄存器以获取产生所述中断信号的目标硬核的硬核地址，根据所述目标硬核的所述硬核地址读取所述目标硬核的中断寄存器判断中断类型，以及根据所述中断类型对所述目标硬核进行寄存器配置以完成中断响应。在本专利技术的一个实施例中，所述可编程逻辑器件还用于根据所述硬核地址将所述指定硬核的具有所述寄存器地址的所述寄存器中的数据读出以得到回读数据，并将所述回读数据进行协议转换后传送至所述微处理器的所述总线接口。再一方面，本专利技术实施例提供的一种可编程逻辑器件，包括：通信模块，连接外部通信用总线接口；协议转换模块，连接所述通信模块和中断信号输出引脚；互连模块，通过内部总线连接所述协议转换模块；以及多个硬核，其中每个所述硬核具有数据接口和中断信号输出接口，所述多个硬核的所述数据接口分别通过内部总线连接所述互连模块，且所述多个硬核的所述中断信号输出接口连接所述协议转换模块，从而所述多个硬核共用所述协议转换模块。在本专利技术的一个实施例中，所述互连模块通过AXI总线连接所述协议转换模块，所述多个硬核的所述数据接口分别通过AXI总线连接所述互连模块。在本专利技术的一个实施例中，所述多个硬核包括数据接收硬核、数据发送硬核和物理层收发控制器硬核，所述物理层收发控制器硬核连接在所述数据接收硬核和所述数据发送硬核之间。又一方面本专利技术实施例提供的一种视频处理器，包括：如前述的可编程逻辑器件；微处理器，连接所述外部通信用总线接口且还具有中断引脚，以及所述中断引脚连接所述可编程逻辑器件的中断信号输出引脚；以及视频接口，连接所述可编程逻辑器件。上述技术方案的一个技术方案具有如下优点或有益效果：通过将软核配置代码从可编程逻辑器件移植到微处理器中，并在微处理器中执行软核配置代码，以释放可编程逻辑器件中被软核配置代码占用的RAM空间，节省成本。再者，多个硬核共用协议转换模块，有利于系统升级和维护，使工程代码简洁，提高系统移植性和健壮性。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为本专利技术第一实施例提供的一种视频处理器的架构示意图。图2为图1中的微处理器的工作流程示意图。图3为本专利技术第二实施例提供的一种可编程逻辑器件控制方法的流程示意图。图4为本专利技术第三实施例提供的一种可编程逻辑器件控制系统的架构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。【第一实施例】参见图1，其为本专利技术第一实施例提供的一种视频处理器100的架构示意图。视频处理器100包括可编程逻辑器件110、微处理器130以及视频接口。可编程逻辑器件110连接在微处理器130和视频接口之间。可编程逻辑器件110例如是FPGA(FieldProgrammableGateArray，现场可编程门阵列)等。可编程逻辑器件110用于对通过视频接口接收的图像数据进行解码，再将解码后的图像数据通过视频接口输出。具体地，如图1所示，可编程逻辑器件110包括本文档来自技高网...

【技术保护点】
1.一种可编程逻辑器件控制方法，其特征在于，包括：/n配置步骤：运行软核配置代码，通过总线接口向可编程逻辑器件发送配置数据，以由所述可编程逻辑器件解析所述配置数据得到包含硬核地址、寄存器地址和寄存器数据的解析后数据，根据所述硬核地址选择所述寄存器地址和所述寄存器数据进行协议转换后的传输路径，以及通过所述传输路径将进行所述协议转换后的所述寄存器地址和所述寄存器数据发送至具有所述硬核地址的指定硬核以将所述寄存器数据写入具有所述寄存器地址的寄存器中。/n

【技术特征摘要】
1.一种可编程逻辑器件控制方法，其特征在于，包括：
配置步骤：运行软核配置代码，通过总线接口向可编程逻辑器件发送配置数据，以由所述可编程逻辑器件解析所述配置数据得到包含硬核地址、寄存器地址和寄存器数据的解析后数据，根据所述硬核地址选择所述寄存器地址和所述寄存器数据进行协议转换后的传输路径，以及通过所述传输路径将进行所述协议转换后的所述寄存器地址和所述寄存器数据发送至具有所述硬核地址的指定硬核以将所述寄存器数据写入具有所述寄存器地址的寄存器中。


2.如权利要求1所述的可编程逻辑器件控制方法，其特征在于，在所述配置步骤后，还包括：
中断响应步骤：通过中断引脚接收到所述可编程逻辑器件输出的中断信号后，读取所述可编程逻辑器件内的目标寄存器以获取产生所述中断信号的目标硬核的硬核地址，根据所述目标硬核的所述硬核地址读取所述目标硬核的中断寄存器判断中断类型，以及根据所述中断类型对所述目标硬核进行寄存器配置以完成中断响应。


3.如权利要求1所述的可编程逻辑器件控制方法，其特征在于，所述配置步骤还包括：通过所述总线接口接收由所述可编程逻辑器件根据所述硬核地址从所述指定硬核的具有所述寄存器地址的所述寄存器中读出并进行协议转换后的数据。


4.一种可编程逻辑器件控制系统，其特征在于，包括：
微处理器，具有总线接口；
可编程逻辑器件，连接所述微处理器的所述总线接口；
其中，所述微处理器用于运行软核配置代码，并通过所述总线接口向所述可编程逻辑器件发送配置数据；
所述可编程逻辑器件用于解析所述配置数据得到包含硬核地址、寄存器地址和寄存器数据的解析后数据，根据所述硬核地址选择所述寄存器地址和所述寄存器数据进行协议转换后的传输路径，以及通过所述传输路径将进行所述协议转换后的所述寄存器地址和所述寄存器数据发送至具有所述硬核地址的指定硬核以将所述寄存器数据写入具有所述寄存器地址的寄存器中。


5.如权利要求4所述的可编程逻辑器件控制系统，其...

【专利技术属性】
技术研发人员：王伙荣，张强强，梁伟，
申请(专利权)人：西安诺瓦电子科技有限公司，
类型：发明
国别省市：陕西;61